一种减小WPE效应的标准单元库版图设计方法

摘要

本发明提供了一种减小WPE效应的标准单元库版图设计方案，应用于半导体制造领域，包括以下步骤，确定标准单元版图的基本设计参数；根据所述标准单元原理图和所述基本设计参数，形成标准单元的基本版图；根据所述标准单元的基本版图，计算出单个所述标准单元的PMOS AA有源区至N阱的最大距离(SC_sum)；根据所述最大距离(SC_sum)，计算出PMOS的源/漏端至N阱的最佳距离值；根据所述最佳距离值，对所述基本版图进行调整。有益效果：本发明在实现了单个标准单元版图和面积固定的同时，减小了标准单元所受WPE效应的影响，增高阈值电压，电路速度提升5％以上。