公开/公告号CN107731849A
专利类型发明专利
公开/公告日2018-02-23
原文格式PDF
申请/专利权人 长江存储科技有限责任公司;
申请/专利号CN201710740880.X
申请日2017-08-25
分类号H01L27/11573(20170101);H01L27/11578(20170101);H01L27/1157(20170101);H01L21/768(20060101);
代理机构11619 北京辰权知识产权代理有限公司;
代理人郎志涛
地址 430074 湖北省武汉市洪山区东湖开发区关东科技工业园华光大道18号7018室
入库时间 2023-06-19 04:40:01
法律状态公告日
法律状态信息
法律状态
2019-02-12
授权
授权
2018-03-20
实质审查的生效 IPC(主分类):H01L27/11573 申请日:20170825
实质审查的生效
2018-02-23
公开
公开
技术领域
本发明涉及半导体制造领域,尤其涉及一种3D NAND闪存沟道孔多晶硅的制备方法。
背景技术
为了改善存储器件的密度,业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减,信号冲突和干扰会显著增大,以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制,具有三维(3D)结构的存储器件今年来的研究逐渐升温,通过将存储器单元三维地布置在衬底之上来提高集成密度。
在3D NAND闪存制作中,涉及沟道孔及侧墙各功能层的制备方法,具体的,现有技术中制作沟道孔侧墙功能层的方法请参考图1a-1e:
S1:如图1a,在沟道孔侧壁形成堆叠结构,所述堆叠结构为ONO结构(氧化物层1-1-氮化物层1-2-氧化物层1-3);所述ONO结构通常采用原子层沉积法(ALD)制备,然后第一层多晶硅沉积1-4;
S2:如图1b,第一层多晶硅的湿法回刻;通常采用碱性标准清洗(SC1)削减第一层多晶硅1-4;
S3:如图1c,掩蔽阻挡氧化物(CAP Buffer Oxide)1-5沉积,该步骤通常采用原子层沉积法(ALD);目的是为后续蚀刻保护侧壁沉积的多晶硅结构;
S4:如图1d,进行沟道孔底部的SONO层刻蚀,并进行湿剥离(wet strip)阻挡氧化物1-5;并进行第二层多晶硅沉积前预清洗;
S5:如图1e,第二层多晶硅的沉积,以使得第二层沉积的多晶硅层1-6将第一层沉积的多晶硅层1-4和硅外延层连通。
1)但是,在上述方法中,存在如下缺陷:在S2步骤中的多晶硅湿法回刻工艺中,难以控制多晶硅厚度的均匀性,如图2的照片所示,沟道孔周边多晶硅的厚度在圆周四个方向的厚度分别为6.66(nm),6.84(nm),7.02(nm)和7.2(nm),相差达8%左右,并且多晶硅易受损伤,从而对产品的形成造成影响。在S3步骤中采用的原子层沉积法(ALD)制备的阻挡氧化物层不够致密,由于工艺本身的问题在沉积层中产生颗粒和孔隙,并且成本高,沉积效率低下;在后续工艺集成中容易形成多晶硅的底部断线问题,如图3a和3b所示,可见,第二层沉积的多晶硅层1-6底部并没有连通,由图还可以看出,第二层沉积的多晶硅在不同位置厚度不一致,在硅外延层沉积的厚度最大,在ONO结构部分沉积的厚度最小(TSi>Ta-Si>TONO)。
发明内容
针对现有技术中的上述缺陷,本发明的目的在于提供一种3D NAND闪存沟道孔的制作方法,该方法简化了现有技术中的工艺流程,并能形成均匀性好,且高质量的沟道孔多晶硅和底部硅外延层的连接层。从而提高3D>
为了实现上述目的,本发明采用的技术方案如下:
一种3D NAND闪存沟道孔的制作方法,所述方法包括如下步骤:
提供一个具有形成有沟道孔的衬底堆叠结构;
在所述沟道孔中沉积,分别形成阻挡层、存储层和隧穿层;
进行第一层多晶硅层的沉积;
对第一层沉积的多晶硅层进行低温自由基氧化(Low temperature radical oxidation),以形成掩蔽氧化层;
对沟道孔底部的掩蔽氧化层、第一层多晶硅层、隧穿层、存储层和阻挡层进行刻蚀,直至漏出硅外延层(SEG)并过刻蚀该硅外延层一定深度;
去除掩蔽氧化层,并进行第二层多晶硅沉积前预清洗;
进行第二层多晶硅层的沉积。
进一步的,所述提供一个具有形成有沟道孔的衬底堆叠结构采用如下方法:
提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层形成衬底堆叠结构,所述牺牲介质层形成于相邻的层间介质层之间;所述层间介质层为氧化硅层,所述牺牲介质层为氮化硅层;
刻蚀所述衬底堆叠结构,刻蚀所述层间介质层及牺牲介质层以形成沟道孔,所述沟道通至所述衬底并形成一定深度的硅槽;
形成硅外延层,在所述硅槽处进行硅的外延生长形成硅外延层。
进一步,所述阻挡层、存储层和隧穿层为氧化物-氮化物-氧化物结构(ONO);
进一步,所述氧化物-氮化物-氧化物结构(ONO)采用原子层沉积法(ALD)形成。
进一步,所述氧化物-氮化物-氧化物结构(ONO)为所述氧化硅-氮化硅-氧化硅结构(ONO)
进一步,所述第一层多晶硅层采用低压化学气相沉积法(LPCVD)形成。
进一步,所述低温自由基氧化的温度小于530℃。
进一步,所述去除掩蔽氧化层采用酸性标准清洗(SC2)进行。
进一步,所述第二层多晶硅沉积前预清洗采用稀氢氟酸(DHF)进行。
本发明的另一个目的是提供一种采用上述方法制备的3D NAND闪存。
与现有技术相比,本发明的有益效果主要体现在:
首先,本发明采用低于530℃的低温自由基氧化工艺氧化多晶硅层,形成掩蔽氧化层,成型均匀性好,并且,低温氧化可以防止多晶硅结晶,相比传统原子层沉积氧化硅更加致密,没有颗粒和孔隙。
其次,本发明采用稀氢氟酸进行第二层多晶硅沉积前的预清洗,可以去除多晶硅表面被低温自由基氧化生成的SiO2层,由于稀氢氟酸对多晶硅和SiO2具有较高的选择比,可以出去SiO2而不损伤多晶硅,相比于传统的碱性标准清洗(SC1),更容易稳定控制多晶硅的均匀性,并且防止多晶硅的损伤;并且稀氢氟酸清洗可以保证第一层多晶硅层和第二层多晶硅层之间的界面清洁,没有界面SiO2层的存在。
再次,采用酸性标准清洗可以去除沉积层表面的金属,并且对底部的ONO结构可以进行界面的处理,有利于第二层多晶硅沉积层的沉积。
最后,综合采用上述技术,本发明可以省去多晶硅回刻步骤,形成均匀性好,高质量的沟道孔多晶硅层,并且成本低,可靠性高。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1a-1e为现有技术中制作沟道孔侧墙功能层的方法;
图2,现有技术中沟道孔周边多晶硅不均性的显微照片。
图3a-3b,现有技术中多晶硅底部断线图,其中3a为示意图,3b为显微照片。
图4a-4f为本发明实施例1中沟道孔制备方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4a-4f,在本实施例中,提出了一种3D NAND闪存沟道孔的制作方法,该方法包括以下步骤:
S100:如图4a,提供一个具有形成有沟道孔的衬底堆叠结构;
该实施例中,所述提供一个具有形成有沟道孔的衬底堆叠结构可采用如下方法:
S101:提供衬底100,所述衬底100表面形成有多层交错堆叠的层间介质层110及牺牲介质层120形成衬底堆叠结构,所述牺牲介质层120形成于相邻的层间介质层110之间;并且层间介质层110为氧化硅层,所述牺牲介质层120为氮化硅层;
S102:刻蚀所述衬底堆叠结构,刻蚀所述层间介质层110及牺牲介质层120以形成沟道孔130,所述沟道通至所述衬底100并形成一定深度的硅槽;
S103:形成硅外延层140,在所述硅槽处进行硅的外延生长形成硅外延层140;
S200:如图4a,在所述沟道孔130中沉积,分别形成阻挡层201、存储层202和隧穿层203,所述阻挡层201、存储层202和隧穿层203分别为氧化硅层,氮化硅层和氧化硅层。并且所述氧化硅层和氮化硅层采用原子层沉积法(ALD)形成;
S300:如图4b,进行第一层多晶硅层301的沉积;所述第一层多晶硅301层采用低压化学气相沉积法(LPCVD)形成;
S400:如图4c,对第一层沉积的多晶硅层301进行低温自由基氧化(Low temperature radical oxidation),以形成掩蔽氧化层401;所述低温自由基氧化的温度小于530℃;
S500:如图4d,对沟道孔底部的掩蔽氧化层401、第一层多晶硅层301、隧穿层203、存储层202和阻挡层201进行刻蚀,直至漏出硅外延层(SEG)140并过刻蚀该硅外延层140一定深度;
S600:如图4e,去除掩蔽氧化层401,并进行第二层多晶硅701沉积前预清洗;所述去除掩蔽氧化层401采用酸性标准清洗(SC2)进行;所述第二层多晶硅701沉积前预清洗采用稀氢氟酸(DHF)进行;
S700:如图4f,进行第二层多晶硅层701的沉积。
综上,本实施例采用低于530℃的低温自由基氧化工艺氧化多晶硅层,形成掩蔽氧化层,成型均匀性好,并且,低温氧化可以防止多晶硅结晶,相比传统原子层沉积氧化硅更加致密,没有颗粒和孔隙。本发明采用稀氢氟酸进行第二层多晶硅沉积前的预清洗,可以去除多晶硅表面被低温自由基氧化生成的SiO2层,由于稀氢氟酸对多晶硅和SiO2具有较高的选择比,可以出去SiO2而不损伤多晶硅,相比于传统的碱性标准清洗(SC1),更容易稳定控制多晶硅的均匀性,并且防止多晶硅的损伤;并且稀氢氟酸清洗可以保证第一层多晶硅层和第二层多晶硅层之间的界面清洁,没有界面SiO2层的存在。可极大提高制备的3D>
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
机译: u0433 u0443 u043c u0430 u043d u0438 u0437 u0438 u0440 u043e u0432 u0430 u043d u043d u043d u043e u0435 u043c u043e u043d u043d u043e u043a u043b u043e u043e u043d u043b u044c u043d u043e u0435特定于CD20的抗体- u0430 u043d u0442 u0438 u0433 u0435 u043d u0443, u044d u043a u0441 u0441 u043f u0440 u0435 u0441 u0441 u0438 u0440 u0443 u0435 u043c u043e u043c u0443 b- u043b u0438 u043c u0444 u043e u0446 u0438 u0442 u0430 u043c u0438
机译: 54,56,58,60 u0434 u0438 u0438 u043d u0434 u0438 u0439(iii) u0434 u0438 u0445 u043b u043e u0440-6,11,19,24,32,37,45 ,50 u0442 u0435 u0442 u0440 u0430 u0438 u043c u0438 u043d u043e-5,52,13,18,20,31,39,44 u0442 u0435 u0442 u0440 u0430 u043d u0438 u0442 u0440 u0438 u043b u043e u043a u0442 u0430 u0431 u0435 u043d u0437 u043e [c,d,e,r,a,dh(1,10,19,28)- u0442 u0435 u0442 u0440 u0430 u0430 u0437 u0430 u0446 u0438 u043a u043b u043e u0433 u0435 u043a u0441 u0430 u0442 u042 u0440 u0438 u0430 u043a u043a u043e u0442 u0438 u043d为 u043f u043e u043b u0443 u043f u0440 u043e u0432 u043e u0434昵称
机译: 3D NAND闪存和3D NAND闪光操作方法