一种指定逻辑功能用CMOS电路实现的方法

摘要

本发明公开了一种指定逻辑功能用CMOS电路实现的方法，其根据指定逻辑功能的“积之和”形式的逻辑函数表达式产生“和之积”形式的逻辑函数表达式；然后根据指定逻辑功能的“积之和”形式的逻辑函数表达式生成上拉网络，根据“和之积”形式的逻辑函数表达式生成下拉网络；再串联上拉网络和下拉网络，合并相同的变量，合并后得到的变量作为输入变量；最后在那些变量取值形式与电路实际输入变量取值形式不一致的输入变量的输入端串接反相器，得到了实现指定逻辑功能的CMOS电路；优点是根据指定逻辑功能的逻辑函数表达式中的逻辑“与”、“或”同pMOS晶体管或者nMOS晶体管的串联、并联的对应关系，生成逻辑功能与指定逻辑功能一致的CMOS电路。