具有低触发电压的静电放电保护器件

摘要

一种静电放电(ESD)保护器件包括第一PN二极管、第二PN二极管和可控硅整流器(SCR)。第一PN二极管和第二PN二极管串联耦接在焊盘与接地电压之间以提供第一放电电流路径。SCR耦接在焊盘与接地电压之间以提供第二放电电流路径。SCR具有PNPN结构。

说明书

相关申请的交叉引用

本申请主张于2015年12月21日提交的韩国专利申请号No.10-2015-0183287的优先权，该案的全部内容以引用的方式并入本文中。

技术领域

本公开的各种实施例涉及一种静电放电(ESD)保护器件，并且，更具体地，涉及一种具有低触发电压的ESD保护器件。

背景技术

总体来说，大多数半导体器件包含ESD保护电路，该ESD保护电路中的每一个耦接在信号焊盘或数据焊盘与接地焊盘之间以保护这些半导体器件的内部电路。如果半导体器件的信号焊盘或数据焊盘与带电人体或带电机器接触，可能会产生静电，静电产生高电压，而高电压可以被施加到信号焊盘。在此类情况中，与信号焊盘连接的ESD保护电路可以提供旁路电流路径以防止半导体器件的内部电路受损。在微芯片的发展中，ESD保护电路的设计技术变得越来越重要，以保护微芯片免于ESD应力并提供高度可靠的微芯片。可以将ESD保护电路称作ESD保护器件。

栅极接地N型MOS场效晶体管GGNMOS器件已经被广泛用作ESD保护器件。但是，如果该GGNMOS器件被用作芯片的ESD保护器件，因为GGNMOS器件占用相对大的面积，所以可能很难减小芯片大小。总体来说，GGNMOS器件的电流容限值仅仅在约5mA/μm至约10mA/μm的范围内。因此，为了满足诸如2安培的ESD电流的工业标准值，GGNMOS器件必须被设计为具有约200μm至约400μm的沟道宽度。此外，GGNMOS器件的漏极区域必须被设计为具有相对大的面积以获得芯片的优良ESD特性。因此，如果GGNMOS器件被用作ESD保护器件，在设计高集成度微芯片方面会存在限制。

另外，由于被用作ESD保护器件的GGNMOS器件耦接至接地焊盘，所以该ESD保护器件可以表现出相对较高的触发电压。如果ESD保护器件的触发电压相对较高，则由静电产生的高电压信号可以被传输到芯片的内部电路。因此，芯片的内部电路可能受损并且可能导致芯片故障。

发明内容

各种实施例涉及一种具有低触发电压的ESD保护器件。

根据一个实施例，一种ESD保护器件包括第一PN二极管、第二PN二极管以及可控硅整流器(SCR)。该第一PN二极管和该第二PN二极管串联耦接在焊盘与接地电压之间以提供第一放电电流路径。该SCR耦接在该焊盘与该接地电压之间以提供第二放电电流路径。该SCR具有PNPN结构。

根据另一实施例，一种ESD保护器件包括：N型阱区域和P型阱区域，所述N型阱区域和P型阱区域设置在P型基板的上部部分中以彼此接触并在相互之间提供PN结；第一P型结区域，所述第一P型结区域被设置在该N型阱区域的上部部分中并电连接至焊盘；第一N型结区域，所述第一N型结区域被设置在所述N型阱区域的上部部分中，与所述第一P型结区域间隔开；第二P型结区域，所述第二P型结区域被设置在所述P型阱区域的上部部分中以在所述N型阱区域与所述P型阱区域之间的PN结处直接接触所述第一N型结区域；第二N型结区域，所述第二N型结区域被设置在所述P型阱区域的上部部分中，与所述第二P型结区域间隔开，并电连接至接地电压；以及第一连接线，所述第一连接线将所述第一N型结区域电连接至所述第二P型结区域。

根据另一实施例，一种ESD保护器件包括：N型阱区域和P型阱区域，所述N型阱区域和P型阱区域被设置在P型基板的上部部分中以彼此接触并在相互之间提供PN结；第一P型结区域，所述第一P型结区域被设置在所述N型阱区域的上部部分中并电连接至焊盘；第一N型结区域，所述第一N型结区域被设置在所述N型阱区域的上部部分中，与所述第一P型结区域间隔开，并在所述N型阱区域与所述P型阱区域之间的PN结处与所述P型阱区域直接接触；第二N型结区域，所述第二N型结区域被设置在所述N型阱区域的上部部分中，与所述第一P型结区域和所述第一N型结区域间隔开；第三N型结区域，所述第三N型结区域被设置在所述P型阱区域的上部部分中并电连接至接地电压；第二P型结区域，所述第二P型结区域被设置在所述P型阱区域的上部部分中，与所述第三N型结区域间隔开；以及连接线，所述连接线将所述第二N型结区域电连接至所述第二P型结区域。

根据另一实施例，一种ESD保护器件包括：N型阱区域和P型阱区域，所述N型阱区域和P型阱区域被设置在P型基板的上部部分中以彼此接触并在相互之间提供PN结；第一P型结区域，所述第一P型结区域被设置在所述N型阱区域的上部部分中并电连接至焊盘；第一N型结区域，所述第一N型结区域被设置在所述N型阱区域的上部部分中，与所述第一P型结区域间隔开；第二N型结区域，所述第二N型结区域被设置在所述P型阱区域的上部部分中并电连接至接地电压；第二P型结区域，所述第二P型结区域被设置在所述P型阱区域的上部部分中，与所述第二N型结区域间隔开，并在所述N型阱区域与所述P型阱区域之间的PN结处与所述N型阱区域直接接触；第三P型结区域，所述第三P型结区域被设置在所述P型阱区域的上部部分中，与所述第二P型结区域和所述第二N型结区域间隔开；以及连接线，所述连接线将所述第一N型结区域电连接至所述第三P型结区域。

根据另一实施例，一种ESD保护器件，包括：N型阱区域和P型阱区域，所述N型阱区域和所述P型阱区域彼此接触以在相互之间提供PN结；第一结区段和第二结区段，所述第一结区段和第二结区段被设置在所述N型阱区域中，在第一方向上彼此间隔开；以及第三结区段和第四结区段，所述第三结区段和第四结区段被设置在所述P型阱区域中，在第一方向上彼此间隔开。在所述N型阱区域和所述P型阱区域的PN结处，所述第二结区段和所述第四结区段彼此接触。

根据另一实施例，一种ESD器件，包括：N型阱区域和P型阱区域，所述N型阱区域和P型阱区域彼此接触以在相互之间提供PN结；第一结区段至第三结区段，所述第一结区段至第三结区段被设置在所述N型阱区域中，在第一方向上中彼此间隔开；以及第四结区段和第五结区段，所述第四结区段和第五结区段被设置在所述P型阱区域中，在第一方向上彼此间隔开。所述第一结区段被设置在第二结区段与所述第三结区段之间。在所述N型阱区域和所述P型阱区域的PN结处，所述第二结区段与所述P型阱区域接触。

根据另一实施例，一种ESD保护器件，包括：N型阱区域和P型阱区域，所述N型阱区域和P型阱区域彼此接触以在相互之间提供PN结；第一结区段和第二结区段，所述第一结区段和第二结区段被设置在所述N型阱区域中，在第一方向上彼此间隔开；以及第三结区段至第五结区段，所述第三结区段至第五结区段被设置在所述P型阱区域中，在第一方向上彼此间隔开。第三结区段被设置在第四结区段与第五结区段之间。在所述N型阱区域和所述P型阱区域之间的PN结处，所述第四结区段与所述N型阱区域接触。

附图说明

根据附图和以下详细描述，本公开的各种实施例将变得更加明显，其中：

图1是示出包含ESD保护器件的输入/输出(I/O)单元的方框图。

图2是示出根据实施例的ESD保护器件的截面图。

图3是图2中所示的ESD保护器件的等效电路图。

图4是示出图2中示出的ESD保护器件的操作的等效电路图。

图5是图2中示出的ESD保护器件的布局图。

图6是沿图5中的线II-II’截取的截面图。

图7是示出根据另一实施例的ESD保护器件的截面图。

图8是图7中示出的ESD保护器件的等效电路图。

图9是在图7中示出的ESD保护器件的布局图。

图10是沿图9中的线IV-IV’截取的截面图。

图11是示出根据又一实施例的ESD保护器件的截面图。

图12是在图11中示出的ESD保护器件的等效电路图。

图13是在图11中示出的ESD保护器件的布局图。

图14是沿图13中的线VI-VI’截取的截面图。

图15是示出根据又一实施例的ESD保护器件的截面图。

图16是图15中示出的ESD保护器件的等效电路图。

图17是图15中示出的ESD保护器件的布局图。

图18是沿图17中的线VIII-VIII’截取的截面图。

具体实施方式

将理解，尽管在本文中可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件相区分。因此，在不偏离本公开教示的情况下，在一些实施例中的第一元件可以在其他实施例中被称作第二元件。

还将理解，当将一元件称作位于另一元件“下”、“下面”、“下方”、“下部”、“上”、“之上”、“上方”、“上部”、“旁边”或“一侧”，其可以直接接触该另一元件，或者，还可以在两者之间存在至少一个中间元件。因此，在文中使用诸如“下”、“下面”、“下方”、“下部”、“上”、“之上”、“上方”、“上部”、“旁边”或“一侧”的术语仅是出于描述特定实施例之目的，而非意在限制本公开的范围。

还将理解，当将一元件称作“连接”或“耦接”至另一元件时，其可以直接连接或耦接至该另一元件，或者，可以存在中间元件。相比之下，当将一元件称作“直接连接”或“直接耦接”至另一元件时，不存在中间元件。

图1是示出包括ESD保护器件16的输入/输出(I/O)单元10的方框图。

参见图1，芯片的I/O单元10可以包括内部电路13，内部电路13耦接在第一线11与第二线12之间，第一线11连接至电源电压VDD，第二线12连接至接地电压VSS。I/O单元10还可以包括缓冲器15和ESD保护器件16。

缓冲器15可以耦接在内部电路13与焊盘14之间，且ESD保护器件16可以耦接在第三线17与第二线12之间，第三线17连接至焊盘14，第二线12连接至接地电压VSS。焊盘14可以对应于I/O焊盘。

总体而言，内部电路13和缓冲器15中的每一个可以包含多个MOS晶体管。随着半导体芯片变得更加高度集成并且高速操作，MOS晶体管的栅极绝缘层的厚度已经减小。因此，MOS晶体管的绝缘层的击穿电压可以降低。即，如果高电压信号被施加到构成缓冲器15或内部电路13的MOS晶体管的栅电极时，MOS晶体管的绝缘层可能很容易受损。因此，ESD保护器件16必须被设计为具有低的触发电压。以下实施例提供具有低触发电压的各种ESD保护器件以保护内部电路13免于ESD应力。

图2是示出根据实施例的ESD保护器件200的截面图。

参见图2，ESD保护器件200可以包括在P型基板211的上部部分中设置的N型阱区域221和P型阱区域222。N型阱区域221的侧壁可以接触P型阱区域222的侧壁。

第一P型结区域231和第一N型结区域232可以被设置在N型阱区域221的上部部分中，彼此间隔开。第一P型结区域231可以通过第一信号线251连接至焊盘14。第一N型结区域232的与第一P型结区域231相背的侧壁可以与N型阱区域221的侧壁对齐。

第二P型结区域242和第二N型结区域241可以设置在P型阱区域222的上部部分中，彼此间隔开。第二N型结区域241可以通过第二信号线252连接至接地电压VSS。第二P型结区域242的与第二N型结区域241相背的侧壁可以与P型阱区域222的侧壁对齐。第一N型结区域232的侧壁可以接触第二P型结区域242的侧壁。第一N型结区域232可以通过连接线253电连接至第二P型结区域242。

第一P型结区域231、N型阱区域221和第一N型结区域232、第二P型结区域242和P型阱区域222以及第二N型结区域241可以构成在第一信号线251与第二信号线252之间耦接的具有PNPN结结构的可控硅整流器(SCR)。

第一P型结区域231和N型阱区域221/第一N型结区域232可以构成第一PN二极管。第二P型结区域242/P型阱区域222和第二N型结区域241可以构成第二PN二极管。诸如第一PN二极管的第一N型结区域232的阴极可以通过信号线253连接至诸如第二PN二极管的第二P型结区域242的阳极。

图3是在图2中示出的ESD保护器件200的等效电路图。

参见图2和图3，PNPN结构SCR可以耦接在第一信号线251与第二信号线252之间，第一信号线251连接至焊盘14，第二信号线252连接至接地电压VSS。该PNPN结构SCR可以包括PNP双极面结型晶体管(BJT)Q1和NPN双极面结型晶体管(BJT)Q2。PNP BJT Q1的发射极E1可以连接至第一信号线251。PNP BJT Q1的基极B1可以通过第一节点N1连接至NPN BJT Q2的集电极C2。PNP BJT Q1的集电极C1可以通过第二节点N2连接至NPN BJT Q2的基极B2。与连接线253对应的电阻元件R1可以耦接在第一节点N1与第二节点N2之间。NPN BJT Q2的集电极C2可以通过第一节点N1连接至PNP BJT Q1的基极B1。NPN BJT Q2的基极B2可以通过第二节点N2连接至PNP BJT Q1的集电极C1。NPN BJT Q2的发射极E2可以连接至第二信号线252。

PNP BJT Q1的发射极E1、基极B1和集电极C1可以分别对应于第一P型结区域231、N型阱区域221/第一N型结区域232以及第二P型结区域242/P型阱区域222。NPN BJT Q2的集电极C2、基极B2和发射极E2可以分别对应于N型阱区域221/第一N型结区域232、第二P型结区域242/P型阱区域222，以及第二N型结区域241。

第一PN二极管D1和第二PN二极管D2可以串联耦接在第一信号线251与第二信号线252之间。第一PN二极管D1的阳极可以连接至第一信号线251。第一PN二极管D1的阴极可以通过电阻元件R2连接至第一节点N1。第二PN二极管D2的阳极可以通过电阻元件R3连接至第一节点N1。第二PN二极管D2的阴极可以连接至第二信号线252。在第一PN二极管D1的阴极与第二PN二极管D2的阳极之间串联耦接的电阻元件R2和R3的电阻值的总和可以对应于连接线253的电阻值。第一PN二极管D1的阳极可以对应于第一P型结区域231，而第一PN二极管D1的阴极可以对应于N型阱区域221/第一N型结区域232。第二PN二极管D2的阳极可以对应于第二P型结区域242/P型阱区域222，而第二PN二极管D2的阴极可以对应于第二N型结区域241。

图4是示出图2中示出的ESD保护器件200的操作的等效电路图。在图4中，在图3中所用的相同的附图标记表示相同元件。

参见图2和图4，如果在焊盘14处发生ESD事件，则第一ESD电流Iesd1可以从焊盘14通过第一PN二极管D1和第二PN二极管D2朝接地电压VSS流动。即，第一ESD电流Iesd1可以流过第一P型结区域231、N型阱区域221、第一N型结区域232、连接线253、第二P型结区域242、P型阱区域222以及第二N型结区域241。如果被施加到焊盘14的电压高于触发电压(所述触发电压与在第一信号线251与第二信号线252之间串联耦接的第一PN二极管D1和第二PN二极管D2的开启电压(即阈值电压)的总和相对应)，则可以执行产生流过第一PN二极管D1和第二PN二极管D2的第一ESD电流Iesd1的ESD操作。如果第一PN二极管D1和第二PN二极管D2的开启电压是0.7伏特，则ESD保护器件200的触发电压可以被设置为约1.4伏特的低电压。

如果第一PN二极管D1和第二PN二极管D2导通以产生流过第一PN二极管D1和第二PN二极管D2的第一ESD电流Iesd1，则N型阱区域221和P型阱区域222的电压电平可以被提高到高于接地电压VSS。即，第一节点N1和第二节点N2可以具有高于接地电压VSS的电压电平。因此，可以将正向偏压施加在NPN BJT Q2的发射极E2与基极B2之间，以产生注入到NPN BJTQ2的基极B2中的基极电流I_B2，并且，由于基极电流I_B2，NPN>C2可以流过NPN>C2可以诱发流过PNP>C1可以流过PNP>C1可以诱发NPN>B2以导通NPN>

如上所述，如果比与第一PN二极管D1和第二PN二极管D2的开启电压的总和相对应的触发电压高的电平的电压被施加给焊盘14，则ESD保护器件200可以执行产生第一ESD电流的ESD操作。如果第一ESD电流流过第一PN二极管D1和第二PN二极管D2，则包括第一PN二极管D1和第二PN二极管D2的PNPN结构SCR可以导通以产生第二ESD电流，该第二ESD电流流过耦接在焊盘14与接地电压VSS之间的PNPN结构SCR。

图5是图2中示出的ESD保护器件200的布局图。图2中的截面图与图5中的沿线I-I’截取的截面图相一致。

参见图5，N型阱区域221和P型阱区域222可以被设置为使得N型阱区域221的侧壁接触P型阱区域222的侧壁，以提供在N型阱区域221与P型阱区域222之间的PN结。

第一结区段310和第二结区段320可以设置在N型阱区域221中。第一结区段310和第二结区段320可以在诸如水平方向的第一方向上设置为彼此间隔开。第一结区段310和第二结区段320中的每一个可以具有在诸如与第一方向垂直的垂直方向的第二方向上延伸的条带形状。第二结区段320的与第一结区段310相背的侧壁可以与N型阱区域221和P型阱区域222的接触侧壁(即PN结)交叠。

第三结区段330和第四结区段340可以被设置在P型阱区域222中。第三结区段330和第四结区段340可以设置为在第一方向上彼此间隔开。第三结区段330和第四结区段340中的每一个可以具有在第二方向上延伸的条带形状。第四结区段340的与第三结区段330相背的侧壁可以与N型阱区域221和P型阱区域222的接触侧壁(即PN结)交叠。相应地，第四结区段340的侧壁可以接触第二结区段320的侧壁。

第一结区段310可以包括在第二方向上交替排列的多个第一P型结区域231和多个第三N型结区域261。如在图5中所示，如果该第一P型结区域231中的两个分别设置在第一结区段310的两端，则该第三N型结区域261可以设置在第一P型结区域231之间。所有的第一P型结区域231和所有的第三N型结区域261可以通过第一信号线251连接至焊盘14。

第二结区段320还可以包括在第二方向上交替排列的多个第一N型结区域232和多个第三P型结区域262。构成第二结区段320的结区域232和262的数目可以等于构成第一结区段310的结区域231和261的数目。

第二结区段320的第一N型结区域232可以设置为分别在第一方向上面向第一结区段310的第一P型结区域231。相似地，第二结区段320的第三P型结区域262可以设置为分别在第一方向上面向第一结区段310的第三N型结区域261。因此，如图5所示，如果第一P型结区域231中的两个分别设置在第一结区段310的两端，则第一N型结区域232中的两个可以分别设置在第二结区段320的两端，并且，多个第三P型结区域262可以设置在多个第一N型结区域232之间。

所有第一N型结区域232和所有第三P型结区域262可以连接至连接线253。

第三结区段330还可以包括在第二方向上交替排列的多个第二N型结区域241和多个第四P型结区域271。构成第三结区段330的结区域241和271的数目可以等于构成第一结区段310的结区域231和261的数目或构成第二结区段320的结区域232和262的数目。

在第三结区段330中的结区域241和271的阵列配置可以与在第一结区段310中的结区域231和261的阵列配置相反。即，如图5所示，如果第一P型结区域231中的两个分别设置在第一结区段310的两端，则第二N型结区域241中的两个可以分别设置在第三结区段330的两端，并且，第四P型结区域271可以设置在第二N型结区域241之间。所有的第二N型结区域241和所有的第四P型结区域271可以通过第二信号线252连接至接地电压VSS。

第四结区段340还可以包括在第二方向上交替排列的多个第二P型结区域242和多个第四N型结区域272。构成第四结区段340的结区域242和272的数目可以等于构成第一结区段310、第二结区段320或第三结区段330的结区域的数目。

第四结区段340的多个第二P型结区域242可以分别在第一方向上面向第三结区段330的第二N型结区域241。相似地，第四结区段340的第四N型结区域272可以分别在第一方向上面向第三结区段330的第四P型结区域271。因此，构成第四结区段340的结区域242和272的阵列配置可以与构成第二结区段320的结区域232和262的阵列配置相反。因此，如在图5中所示，如果第一P型结区域231中的两个分别设置在第一结区段310的两端，则第二P型结区域242中的两个可以分别设置在第四结区段340的两端，并且，多个第四N型结区域272可以设置在多个第二P型结区域242之间。

所有的第二P型结区域242和所有的第四N型结区域272可以连接至连接线253。因此，在第四结区段340中的结区域242和272可以分别接触在第二结区段320中的结区域232和262，并且，还可以通过连接线253电连接至在第二结区段320中的结区域232和262。

如参照图2、图3和图4所述，图2图示了沿图5的线I-I’截取的截面图，图4图示了图2的等效电路图，如果在焊盘14具有高于接地电压VSS的电压电平时发生ESD事件，则第一ESD电流Iesd1可以沿着由第一PN二极管D1、连接线253和第二PN二极管D2提供的第一放电电流路径来流动，其中，第一PN二极管D1包括第一P型结区域231和N型阱区域221/第一N型结区域232，第二PN二极管D2包括第二P型结区域242/P型阱区域222和第二N型结区域241。

此外，如果第一ESD电流Iesd1流动，则第二ESD电流Iesd2也可以沿着由PNPN结构SCR提供的第二放电电流路径来流动，该PNPN结构SCR包括第一P型结区域231、N型阱区域221/第一N型结区域232、第二P型结区域242/P型阱区域222和第二N型结区域241。由于该PNPN结构SCR通过流过第一PN二极管D1和第二PN二极管D2的第一ESD电流Iesd1导通，所以ESD保护器件200的触发电压可以被设定为第一PN二极管D1和第二PN二极管D2的开启电压的总和。

如果焊盘14具有低于接地电压VSS的电压电平，则ESD操作可以通过与上述机制不同的另一机制来执行。下文将参考图6来描述当焊盘14具有负电压电平时的ESD操作。

图6是沿图5中的线II-II’截取的截面图。在图6中，在图2和图5中所用的相同的附图标记表示相同的元件。

参见图6，第三N型结区域261和第三P型结区域262可以设置在N型阱区域221的上部部分中，彼此间隔开。第三N型结区域261可以通过第一信号线251连接至焊盘14。第四P型结区域271和第四N型结区域272可以设置在P型阱区域222的上部部分中，彼此间隔开。第四P型结区域271可以通过第二信号线252连接至接地电压VSS。第四N型结区域272的侧壁可以与第三P型结区域262的侧壁直接接触。即，第四N型结区域272和第三P型结区域262可以提供寄生PN二极管。第四N型结区域272和第三P型结区域262可以通过连接线253彼此电连接。

还可以在焊盘14与接地电压VSS之间寄生地提供第三PN二极管D3。第三PN二极管D3可以包括P型阱区域222/第四P型结区域271和N型阱区域221/第三N型结区域261。第三PN二极管D3的阳极可以对应于P型阱区域222/第四P型结区域271，第三PN二极管D3的阴极可以对应于N型阱区域221/第三N型结区域261。因此，如果将低于接地电压VSS的负电压施加给焊盘14，则ESD电流可以从接地电压VSS通过第三PN二极管D3朝焊盘14流动。

图7是示出根据另一实施例的ESD保护器件400的截面图。

参见图7，ESD保护器件400可以包括在P型基板411的上部部分中设置的N型阱区域421和P型阱区域422。N型阱区域421的侧壁可以接触P型阱区域422的侧壁以提供在N型阱区域421与P型阱区域422之间的寄生PN二极管。

第一P型结区域431、第一N型结区域432和第二P型结区域433可以设置在N型阱区域421的上部部分中，彼此间隔开。在一些实施例中，第一P型结区域431可以设置在第一N型结区域432与第二P型结区域433之间。第一P型结区域431可以通过第一信号线451连接至焊盘14。第一N型结区域432的与第一P型结区域431相背的侧壁可以与N型阱区域421和P型阱区域422的接触侧壁相对齐。因此，第一N型结区域432可以与N型阱区域421和P型阱区域422的接触侧壁直接接触。

第三N型结区域441和第二P型结区域442可以设置在P型阱区域422的上部部分中，彼此间隔开。第三N型结区域441可以通过第二信号线452连接至接地电压VSS。第二N型结区域433可以通过连接线453电连接至第二P型结区域442。

第一P型结区域431、N型阱区域421和第一N型结区域432、第二P型结区域442和P型阱区域422，以及第三N型结区域441可以构成在第一信号线451与第二信号线452之间(即，在焊盘14与接地电压VSS之间)耦接的具有PNPN结结构的SCR。

第一P型结区域431和N型阱区域421/第二N型结区域433可以构成第一PN二极管。第二P型结区域442/P型阱区域422和第三N型结区域441可以构成第二PN二极管。第一PN二极管的阴极(即，第二N型结区域433)可以通过连接线453连接至第二PN二极管的阳极(即，第二P型结区域442)。

图8是图7中所示的ESD保护器件400的等效电路图。

参见图7和图8，该PNPN结构SCR可以耦接在与焊盘14连接的第一信号线451和与接地电压VSS连接的第二信号线452之间。PNPN结构SCR可以包括NPN BJT Q3和PNP BJT Q4。NPN BJT Q3的集电极C3可以通过第一节点N1连接至PNP BJT Q4的基极B4。NPN BJT Q3的基极B3可以通过第二节点N2连接至PNP BJT Q4的集电极C4。NPN BJT Q3的发射极E3可以通过第二信号线452连接至接地电压VSS。PNP BJTQ4的发射极E4可以通过第一信号线451连接至焊盘14。与连接线453对应的电阻元件R5可以耦接在第一节点N1与第二节点N2之间。

PNP BJT Q4的发射极E4、基极B4和集电极C4可以分别对应于第一P型结区域431、N型阱区域421/第二N型结区域433以及第二P型结区域442/P型阱区域422。NPN BJT Q3的集电极C3、基极B3和发射极E3可以分别对应于N型阱区域221/第二N型结区域433、第二P型结区域442/P型阱区域422，以及第三N型结区域441。

第一PN二极管D4和第二PN二极管D5可以串联耦接在第一信号线451与第二信号线452之间。第一PN二极管D4的阳极可以连接至第一信号线451。第一PN二极管D4的阴极可以通过电阻元件R6连接至第一节点N1。第二PN二极管D5的阳极可以通过电阻元件R7连接至第一节点N1。第二PN二极管D5的阴极可以连接至第二信号线452。在第一PN二极管D4的阴极与第二PN二极管D5的阳极之间串联耦接的电阻元件R6和R7的电阻值的总和可以对应于连接线453的电阻值。第一PN二极管D4的阳极可以对应于第一P型结区域431，而第一PN二极管D4的阴极可以对应于N型阱区域421/第二N型结区域433。第二PN二极管D5的阳极可以对应于第二P型结区域442/P型阱区域422，而第二PN二极管D5的阴极可以对应于第三N型结区域441。

ESD保护器件400的操作可以与参考图4论述的ESD保护器件200的操作基本上相同。即，如果在焊盘14处发生ESD事件，则第一ESD电流可以从焊盘14通过第一PN二极管D4和第二PN二极管D5朝接地电压VSS流动。第一ESD电流可以流过第一放电电流路径，该第一放电电流路径包括第一P型结区域431、N型阱区域421、第二N型结区域433、连接线453、第二P型结区域442、P型阱区域422和第三N型结区域441。如果给焊盘14施加的电压高于触发电压(与所述触发电压与在第一信号线451与第二信号线452之间串联耦接的第一PN二极管D4和第二PN二极管D5的开启电压(例如阈值电压)的总和相对应)，则可以执行产生流过第一放电电流路径的第一ESD电流的ESD操作。

如果第一PN二极管D4和第二PN二极管D5导通以产生流过第一放电电流路径的第一ESD电流，则N型阱区域421和P型阱区域422的电压电平可以提高到高于接地电压VSS。即，第一节点N1和第二节点N2可以具有高于接地电压VSS的电压电平。在此情况中，包括NPNBJT Q3和PNP BJT Q4的PNPN结构SCR可以导通以提供在焊盘14与接地电压VSS之间的短路。因此，第二ESD电流可以从焊盘14通过导通的PNPN结构SCR朝接地电压VSS流动。

图9是在图7中示出的ESD保护器件400的布局图。图7中的截面图与图9中的沿线III-III’截取的截面图相一致。

参见图9，可以将N型阱区域421和P型阱区域422设置为使得N型阱区域421的侧壁与P型阱区域422的侧壁接触以提供在N型阱区域421与P型阱区域422之间的PN结。

可以将第一结区段510、第二结区段520和第三结区段530设置在N型阱区域421中。第一结区段510、第二结区段520和第三结区段530可以设置为在诸如水平方向的第一方向上彼此间隔开。第一结区段510可以设置在第二结区段520与第三结区段530之间。第一结区段510、第二结区段520和第三结区段530中的每一个可以具有在诸如与第一方向垂直的垂直方向的第二方向上延伸的条带形状。第二结区段520的与第一结区段510相背的侧壁可以与N型阱区域421和P型阱区域422的接触侧壁(即，PN结)交叠。因此，第二结区段520可以与P型阱区域422的侧壁直接接触。

可以将第四结区段540和第五结区段550设置在P型阱区域422中。第四结区段540和第五结区段550可以设置为在第一方向上彼此间隔开。第四结区段540可以设置在第二结区段520与第五结区段550之间。第四结区段540可以与N型阱区域421和P型阱区域422的接触侧壁(即，PN结)间隔开。第四结区段540和第五结区段550中的每一个可以具有在第二方向上延伸的条带形状。

第一结区段510可以包括在第二方向上交替排列的多个第一P型结区域431和多个第四N型结区域461。如在图9中所示，如果该第一P型结区域431中的两个分别设置在第一结区段510的两端，则多个第四N型结区域461可以设置在多个第一P型结区域431之间。全部的第一P型结区域431和全部的第四N型结区域461可以通过第一信号线451连接至焊盘14。

第二结区段520也可以包括在第二方向上交替排列的多个第一N型结区域432和多个第三P型结区域462。构成第二结区段520的结区域432和462的数目可以等于构成第一结区段510的结区域431和461的数目。

在第二结区段520中的结区域432和462的阵列配置可以与在第一结区段510中的结区域431和461的阵列配置相反。即，第二结区段520的多个第一N型结区域432可以分别在第一方向上面对第一结区段510中的第一P型结区域431。相似地，第二结区段520的第三P型结区域462可以分别在第一方向上面对第一结区段510中的第四N型结区域461。因此，如图9所示，如果第一P型结区域431中的两个分别设置在第一结区段510的两端，则第一N型结区域432中的两个可以分别设置在第二结区段520的两端，而多个第三P型结区域462可以设置在多个第一N型结区域432之间。

该多个第一N型结区域432和该多个第三P型结区域462可以被浮置。

第三结区段530也可以包括在第二方向上交替排列的多个第二N型结区域433和多个第四P型结区域463。构成第三结区段530的结区域433和463的数目可以等于构成第一结区段510的结区域431和461的数目或构成第二结区段520的结区域432和462的数目。

在第三结区段530中的结区域433和463中的阵列配置可以与在第二结区段520中的结区域432和462的阵列配置相同，并且可以与在第一结区段510中的结区域431和461的阵列配置相反。即，第三结区段530的第二N型结区域433可以分别在第一方向上面对第一结区段510的第一P型结区域431。相似地，第三结区段530的第四P型结区域463可以在第一方向上分别面对第一结区段510的第四N型结区域461。即，如图9所示，如果第一P型结区域431中的两个分别设置在第一结区段510的两端，则第二N型结区域433中的两个可以分别设置在第三结区段530中的两端，并且，多个第四P型结区域463可以设置在多个第二N型结区域433之间。

该第二N型结区域433和该第四P型结区域463可以连接至连接线453。

第四结区段540也可以包括在第二方向上交替排列的多个第三N型结区域441和多个第五P型结区域471。构成第四结区段540的结区域441和471的数目可以等于构成第一结区段510、第二结区段520和第三结区段530中的每一个的结区域的数目。

构成第四结区段540的结区域441和471的阵列配置可以与构成第一结区段510的结区域431和461的阵列配置相反。因此，如图9所示，如果第一P型结区域431中的两个分别设置在第一结区段510的两端，则第三N型结区域441中的两个可以分别设置在第四结区段540的两端，并且，多个第五P型结区域471可以设置在多个第三N型结区域441之间。

全部的第三N型结区域441和全部的第五P型结区域471可以通过第二信号线452连接至接地电压VSS。

第五结区段550也可以包括在第二方向上交替排列的多个第二P型结区域442和多个第五N型结区域472。构成第五结区段550的结区域442和472的数目可以等于构成第一结区段510、第二结区段520、第三结区段530和第四结区段540中的每一个的结区域的数目。

构成第五结区段550的结区域442和472的阵列配置可以与构成第一结区段510的结区域431和461的阵列配置相同，并且可以与构成第四结区段540的结区域441和471的阵列配置相反。即，第五结区段550的第二P型结区域442可以分别在第一方向上面对第四结区段540中的第三N型结区域441。相似地，第五结区段550的第五N型结区域472可以分别在第一方向上面对第四结区段540的第五P型结区域471。因此，如在图9中所示，如果第一P型结区域431中的两个分别设置在第一结区段510的两端，则第二P型结区域442中的两个可以分别设置在第五结区段550的两端，而多个第五N型结区域472可以分别设置在多个第二P型结区域442之间。

在第五结区段550中的结区域442和472可以连接至连接线453。因此，在第五结区段550中的结区域442和472可以通过连接线453电连接至在第三结区段530中的结区域433和463。

如参考图7和图8所述，图7图示了沿图9中线III-III’截取的截面图，图8图示了图7的等效电路图，如果当焊盘14具有高于接地电压VSS的电压电平时ESD事件发生，则第一ESD电流可以沿着由第一PN二极管D4、连接线453和第二PN二极管D5提供的第一放电电流路径流动，其中，第一PN二极管D4包括第一P型结区域431和N型阱区域421/第二N型结区域433，第二PN二极管D5包括第二P型结区域442/P型阱区域422和第三N型结区域441。

此外，如果该第一ESD电流流过该第一放电电流路径，则第二ESD电流也可以沿着由PNPN结构SCR提供的第二放电电流路径来流动，该PNPN结构SCR包括第一P型结区域431、N型阱区域421/第二N型结区域433、P型阱区域422和第三N型结区域441。由于该PNPN结构SCR通过流过第一PN二极管D4和第二PN二极管D5的第一ESD电流来导通，所以ESD保护器件400的触发电压可以被设定为第一PN二极管D4和第二PN二极管D5的开启电压的总和。

如果焊盘14具有低于接地电压VSS的电压电平，则ESD操作可以通过与上述机制不同的另一机制来执行。下文将参考图10描述当焊盘14具有负电压电平时的ESD操作。

图10是沿图9中的线IV-IV’截取的截面图。在图10中，在图7和图9所用相同的附图标记表示相同元件。

参见图10，第四N型结区域461、第三P型结区域462和第四P型结区域463可以设置在N型阱区域421的上部部分中，彼此间隔开。第四N型结区域461可以通过第一信号线451连接至焊盘14。第三P型结区域462的与第四N型结区域461相背的侧壁可以与N型阱区域421和P型阱区域422的接触侧壁直接接触。第四P型结区域463可以连接至连接线453。第五P型结区域471和第五N型结区域472可以设置在P型阱区域422的上部部分中，彼此间隔开。第五P型结区域471可以通过第二信号线452连接至接地电压VSS。第五N型结区域472可以通过连接线453连接至第四P型结区域463。

可以在焊盘14与接地电压VSS之间寄生地提供第三PN二极管D6、第四PN二极管D7和第五PN二极管D8。第三PN二极管D6可以包括P型阱区域422/第五P型结区域471和N型阱区域421/第四N型结区域461。第三PN二极管D6的阳极可以对应于P型阱区域422/第五P型结区域471。第三PN二极管D6的阴极可以对应于N型阱区域421/第四N型结区域461。第四PN二极管D7可以包括第四P型结区域463和N型阱区域421。第五PN二极管D8可以包括P型阱区域422和第五N型结区域472。因此，如果低于接地电压VSS的负电压被施加给焊盘14，则ESD电流可以从接地电压VSS通过第三PN二极管D6朝焊盘14流动。此外，如果负电压被施加给焊盘14，则ESD电流也可以从接地电压VSS，通过第五PN二极管D8、连接线453和第四PN二极管D7，朝焊盘14流动。

图11是示出根据又一实施例的ESD保护器件600的截面图。

参见图11，ESD保护器件600可以包括在P型基板611的上部部分中设置的N型阱区域621和P型阱区域622。N型阱区域621的侧壁可以接触P型阱区域622的侧壁以提供在N型阱区域621与P型阱区域622之间的寄生PN二极管。

第一P型结区域631和第一N型结区域632可以设置在N型阱区域621的上部部分中，彼此间隔开。第一P型结区域631可以通过第一信号线651连接至焊盘14。

第二N型结区域641、第二P型结区域642和第三P型结区域643可以设置在P型阱区域622的上部部分中，彼此间隔开。在一些实施例中，第二N型结区域641可以设置在第二P型结区域642与第三P型结区域643之间。第二N型结区域641可以通过第二信号线652连接至接地电压VSS。第二P型结区域642的与第二N型结区域641相背的侧壁可以与N型阱区域621和P型阱区域622的接触侧壁相对齐。因此，第二P型结区域642可以与N型阱区域621和P型阱区域622的接触侧壁直接接触。第三P型结区域643可以通过连接线653电连接至第一N型结区域632。

第一P型结区域631、N型阱区域621/第一N型结区域632、第三P型结区域643/P型阱区域622，以及第二N型结区域641可以构成在第一信号线651与第二信号线652之间(即，在焊盘14与接地电压VSS之间)耦接的具有PNPN结结构的SCR。

第一P型结区域631和N型阱区域621/第一N型结区域632可以构成第一PN二极管。第三P型结区域643/P型阱区域622和第二N型结区域641可以构成第二PN二极管。第一PN二极管的阴极(诸如，第一N型结区域632)可以通过连接线653连接至第二PN二极管的阳极(诸如，第三P型结区域643)。

图12是在图11中示出的ESD保护器件600的等效电路图。

参见图11和图12，该PNPN结构SCR可以耦接在与焊盘14连接的第一信号线651和与接地电压VSS连接的第二信号线652之间。该PNPN结构SCR可以包括NPN BJT Q5和PNP BJTQ6。NPN BJT Q5的集电极C5可以通过第一节点N1连接至PNP BJT Q6的基极B6。NPN BJT Q5的基极B5可以通过第二节点N2连接至PNP BJT Q6的集电极C6。NPN BJT Q5的发射极E5可以通过第二信号线652连接至接地电压VSS。PNP BJT Q6的发射极E6可以通过第一信号线651连接至焊盘14。与连接线653对应的电阻元件R8可以耦接在第一节点N1与第二节点N2之间。

PNP BJT Q6的发射极E6、基极B6和集电极C6可以分别对应于第一P型结区域631、N型阱区域621以及第三P型结区域643/P型阱区域622。NPN BJT Q5的集电极C5、基极B5和发射极E5可以分别对应于N型阱区域621/第一N型结区域632、第三P型结区域643/P型阱区域622以及第二N型结区域641。

第一PN二极管D9和第二PN二极管D10可以串联耦接在第一信号线651与第二信号线652之间。第一PN二极管D9的阳极可以连接至第一信号线651。第一PN二极管D9的阴极可以通过电阻元件R9连接至第一节点N1。第二PN二极管D10的阳极可以通过电阻元件R10连接至第一节点N1。第二PN二极管D10的阴极可以连接至第二信号线652。在第一PN二极管D9的阴极与第二PN二极管D10的阳极之间串联耦接的电阻元件R9和R10的电阻值的总和可以对应于连接线653的电阻值。第一PN二极管D9的阳极可以对应于第一P型结区域631，且第一PN二极管D9的阴极可以对应于N型阱区域621/第一N型结区域632。第二PN二极管D10的阳极可以对应于第三P型结区域643/P型阱区域622，并且，第二PN二极管D10的阴极可以对应于第二N型结区域641。

ESD保护器件600的操作可以与参考图4所论述的ESD保护器件200的操作基本上相同。即，如果在焊盘14处发生ESD事件，则第一ESD电流可以从焊盘14通过第一PN二极管D9和第二PN二极管D10朝接地电压VSS流动。该第一ESD电流可以流过第一放电电流路径，该第一放电电流路径包括第一P型结区域631、N型阱区域621、第一N型结区域632、连接线653、第三P型结区域643、P型阱区域622和第二N型结区域641。如果施加给焊盘14的电压高于触发电压(所述触发电压与在第一信号线651与第二信号线652之间串联耦接的第一PN二极管D9和第二PN二极管D10的开启电压(即，阈值电压)的总和相对应)，则可以执行产生流过第一放电电流路径的第一ESD电流的ESD操作。

如果第一PN二极管D9和第二PN二极管D10导通以产生流过第一放电电流路径的第一ESD电流，则N型阱区域621和P型阱区域622的电压电平可以被提高到高于接地电压VSS。即，第一节点N1和第二节点N2可以具有高于接地电压VSS的电压电平。在此情况中，包括NPNBJT Q5和PNP BJT Q6的PNPN结构SCR可以导通以提供在焊盘14与接地电压VSS之间的短路。因此，第二ESD电流可以从焊盘14通过导通的PNPN结构SCR朝接地电压VSS流动。

图13是在图11中示出的ESD保护器件600的布局图。图11中的截面图与沿图13中的线V-V’截取的截面图相一致。

参见图13，N型阱区域621和P型阱区域622可以设置为使得N型阱区域621的侧壁接触P型阱区域622的侧壁，以提供在N型阱区域621与P型阱区域622之间的PN结。

第一结区段710和第二结区段720可以设置在N型阱区域621中。第一结区段710和第二结区段720可以在诸如水平方向的第一方向上彼此间隔开。第一结区段710可以在第一方向上设置在第二结区段720与P型阱区域622之间。第一结区段710可以设置为与P型阱区域622间隔开。第一结区段710和第二结区段720中的每一个可以具有在例如与第一方向垂直的垂直方向的第二方向上延伸的条带形状。

第三结区段730、第四结区段740和第五结区段750可以设置在P型阱区域622中。第三结区段730、第四结区段740和第五结区段750可以在第一方向上设置为彼此间隔开。第三结区段730可以设置在第四结区段740与第五结区段750之间。第三结区段730、第四结区段740和第五结区段750中的每一个可以具有在第二方向上延伸的条带形状。第四结区段740的与第三结区段730相背的侧壁可以与N型阱区域621和P型阱区域622的接触侧壁(即，PN结)交叠。因此，第四结区段740可以与N型阱区域621和P型阱区域622的接触侧壁(即，PN结)直接接触。

第一结区段710可以包括在第二方向上交替排列的多个第一P型结区域631和多个第三N型结区域661。如图13所示，如果第一P型结区域631中的两个分别设置在第一结区段710的两端，则第三N型结区域661可以设置在第一P型结区域631之间。全部的第一P型结区域631和全部的第三N型结区域661可以通过第一信号线651连接至焊盘14。

第二结区段720也可以包括在第二方向上交替排列的多个第一N型结区域632和多个第四P型结区域662。构成第二结区段720的结区域632和662的数目可以等于构成第一结区段710的结区域631和661的数目。

在第二结区段720中的结区域632和662的阵列配置可以与在第一结区段710中的结区域631和661的阵列配置相反。即，第二结区段720的第一N型结区域632可以被设置为分别在第一方向上面对第一结区段710的第一P型结区域631。相似地，第二结区段720的第四P型结区域662可以被设置为在第一方向上分别面对第一结区段710的第三N型结区域661。因此，如在图13中所示，如果第一P型结区域631中的两个分别设置在第一结区段710的两端，则该第一N型结区域632中的两个可以分别设置在第二结区段720的两端，并且，第四P型结区域662可以设置在该第一N型结区域632之间。

该多个第一N型结区域632和该多个第四P型结区域662可以电连接至连接线653。

第三结区段730还可以包括在第二方向上交替排列的多个第二N型结区域641和多个第五P型结区域671。构成第三结区段730的结区域641和671的数目可以等于构成第一结区段710的结区域631和661的数目或构成第二结区段720的结区域632和662的数目。

在第三结区段730中的结区域641和671的阵列配置可以与在第二结区段720中的结区域632和662的阵列配置相同，并且可以与在第一结区段710中的结区域631和661的阵列配置相反。因此，如图13所示，如果第一P型结区域631中的两个分别设置在第一结区段710的两端，则第二N型结区域641中的两个可以分别设置在第三结区段730的两端，并且，多个第五P型结区域671可以设置在多个第二N型结区域641之间。

第二N型结区域641和第五P型结区域671可以通过第二信号线652连接至接地电压VSS。

第四结区段740还可以包括在第二方向上交替排列的多个第二P型结区域642和多个第四N型结区域672。构成第四结区段740的结区域642和672的数目可以等于构成第一结区段710、第二结区段720和第三结区段730中的每一个的结区域的数目。

构成第四结区段740的结区域642和672的阵列配置可以与在第一结区段710中的结区域631和661的阵列配置相同，并且，可以与在第三结区段730中的结区域641和671的阵列配置相反。即，第四结区段740的第二P型结区域642可以分别在第一方向上面对第三结区段730的第二N型结区域641。相似地，第四结区段740的第四N型结区域672可以分别在第一方向上面对第三结区段730的第五P型结区域。因此，如图13所示，如果第一P型结区域631中的两个分别设置在第一结区段710的两端，则第二P型结区域642中的两个可以分别设置在第四结区段740的两端，并且多个第四N型结区域672可以设置在多个第二P型结区域642之间。

全部的第二P型结区域642和全部的第四N型结区域672可以被浮置。

第五结区段750也可以包括在第二方向上交替排列的多个第三P型结区域643和多个第五N型结区域673。构成第五结区段750的结区域643和673的数目可以等于构成第一结区段710、第二结区段720、第三结区段730和第四结区段740中的每一个的结区域的数目。

构成第五结区段750的结区域643和673的阵列配置可以与构成第一结区段710的结区域631和661的阵列配置相同，并且可以与构成第三结区段730的结区域641和671的阵列配置相反。即，第五结区段750的第三P型结区域643可以分别在第一方向上面对第三结区段730的第二N型结区域641。相似地，第五结区段750的第五N型结区域673可以在第一方向上分别面对第三结区段730的第五P型结区域671。因此，如图13所示，如果第一P型结区域631中的两个分别设置在第一结区段710的两端，则第三P型结区域643中的两个可以分别设置在第五结区段750的两端，并且多个第五N型结区域673可以设置在多个第三P型结区域643之间。

在第五结区段750中的结区域643和673可以连接至连接线653。因此，在第五结区段750中的结区域643和673可以通过连接线653电连接至在第二结区段720中的结区域632和662。

如参考图11和图12所描述，图11图示了沿图13中的线V-V’截取的截面图，图12图示了图11的等效电路图，如果当焊盘14具有高于接地电压VSS的电压电平时发生ESD事件，则第一ESD电流可以沿由第一PN二极管D9、连接线653和第二PN二极管D10提供的第一放电电流路径流动，第一PN二极管D9包括第一P型结区域631和N型阱区域621/第一N型结区域632，第二PN二极管D10包括第三P型结区域643/P型阱区域622和第二N型结区域641。

此外，如果第一ESD电流流过第一放电电流路径，则第二ESD电流也可以沿由PNPN结构SCR提供的第二放电电流路径流动，该PNPN结构SCR包括第一P型结区域631、N型阱区域621、P型阱区域622/第三P型结区域643和第二N型结区域641。由于该PNPN结构SCR通过流过第一PN二极管D9和第二PN二极管D10的第一ESD电流来导通，所以ESD保护器件600的触发电压可以被设定为第一PN二极管D9和第二PN二极管D10的开启电压的总和。

如果焊盘14具有低于接地电压VSS的电压电平，则ESD操作可以通过与上述机制不同的另一机制来执行。下文将参考图14来描述当焊盘14具有负电压电平时的ESD操作。

图14是沿图13中的线VI-VI’截取的截面图。在图14中，在图11和图13中所用相同的附图标记表示相同元件。

参见图14，第三N型结区域661和第四P型结区域662可以设置在N型阱区域621的上部部分中，彼此间隔开。第三N型结区域661可以通过第一信号线651连接至焊盘14。第四P型结区域662可以连接至连接线653。第五P型结区域671、第四N型结区域672和第五N型结区域673可以设置在P型阱区域622的上部部分中，彼此间隔开。第五P型结区域671可以设置在第四N型结区域672与第五N型结区域673之间。第五P型结区域671可以通过第二信号线652连接至接地电压VSS。第四N型结区域672的与第五P型结区域671相背的侧壁可以与N型阱区域621和P型阱区域622的接触侧壁直接接触。第五N型结区域673可以通过连接线653连接至第四P型结区域662。

可以在焊盘14与接地电压VSS之间寄生地提供第三PN二极管D11、第四PN二极管D12和第五PN二极管D13。第三PN二极管D11可以包括P型阱区域622/第五P型结区域671和N型阱区域621/第三N型结区域661。第三PN二极管D11的阳极可以对应于P型阱区域622/第五P型结区域671。第三PN二极管D11的阴极可以对应于N型阱区域621/第三N型结区域661。第四PN二极管D12可以包括第四P型结区域662和N型阱区域621/第三N型结区域661。第五PN二极管D13可以包括P型阱区域622/第五P型结区域671和第五N型结区域673。因此，如果低于接地电压VSS的负电压被施加给焊盘14，则ESD电流可以从接地电压VSS通过第三PN二极管D11朝焊盘14流动。此外，如果该负电压被施加给焊盘14，则ESD电流还可以从接地电压VSS通过第五PN二极管D13、连接线653和第四PN二极管D12朝焊盘14流动。

图15是示出根据又一实施例的ESD保护器件800的截面图。

参见图15，ESD保护器件800可以包括在P型基板811的上部部分中设置的N型阱区域821和P型阱区域822。N型阱区域821的侧壁可以接触P型阱区域822的侧壁以提供在N型阱区域821与P型阱区域822之间的寄生PN二极管。

第一P型结区域831、第一N型结区域832和第二N型结区域833可以设置在N型阱区域821的上部部分中，彼此间隔开。在一些实施例中，第一P型结区域831可以设置在第一N型结区域832与第二N型结区域833之间。第一P型结区域831可以通过第一信号线851连接至焊盘14。第一N型结区域832的与第一P型结区域831相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁相对齐。

第三N型结区域841、第二P型结区域842和第三P型结区域843可以设置在P型阱区域822的上部部分中，彼此间隔开。在一些实施例中，第三N型结区域841可以设置在第二P型结区域842与第三P型结区域843之间。第三N型结区域841可以通过第二信号线852连接至接地电压VSS。第二P型结区域842的与第三N型结区域841相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁相对齐。因此，在N型阱区域821和P型阱区域822的接触侧壁处，第二P型结区域842可以与第一N型结区域832直接接触。第二P型结区域842可以通过第一连接线853电连接至第一N型结区域832，并且，第三P型结区域843可以通过第二连接线854电连接至第二N型结区域833。

第一P型结区域831、N型阱区域821/第一N型结区域832、第二P型结区域842/P型阱区域822以及第三N型结区域841可以构成在第一信号线851与第二信号线852之间(即，在焊盘14与接地电压VSS之间)耦接的具有PNPN结结构的SCR。

第一P型结区域831和N型阱区域821/第一N型结区域832可以构成第一PN二极管。第二P型结区域842/P型阱区域822和第三N型结区域841可以构成第二PN二极管。第一PN二极管的阴极(即，第一N型结区域832)可以通过第一连接线853连接至第二PN二极管的阳极(即，第二P型结区域842)。

第一P型结区域831和N型阱区域821/第二N型结区域833可以构成第三PN二极管。第三P型结区域843/P型阱区域822和第三N型结区域841可以构成第四PN二极管。第三PN二极管的阴极(即，第二N型结区域833)可以通过第二连接线854连接至第四PN二极管的阳极(即，第三P型结区域843)。

图16是在图15中示出的ESD保护器件800的等效电路图。

参见图15和图16，PNPN结构SCR可以耦接在与焊盘14连接的第一信号线851和与接地电压VSS连接的第二信号线852之间。该PNPN结构SCR可以包括NPN BJTQ7和PNP BJT Q8。NPN BJT Q7的集电极C7可以通过第一节点N1连接至PNP BJT Q8的基极B8。NPN BJT Q7的基极B7可以通过第二节点N2连接至PNP BJT Q8的集电极C8。NPN BJT Q7的发射极E7可以通过第二信号线852连接至接地电压VSS。PNP BJTQ8的发射极E8可以通过第一信号线851连接至焊盘14。与第一连接线853对应的电阻元件R11可以耦接在第一节点N1与第二节点N2之间。

PNP BJT Q8的发射极E8、基极B8和集电极C8可以分别对应于第一P型结区域831、N型阱区域821/第一N型结区域832以及第二P型结区域842/P型阱区域822。NPN BJT Q7的集电极C7、基极B7和发射极E7可以分别对应于N型阱区域821/第一N型结区域832、第二P型结区域842/P型阱区域822，以及第三N型结区域841。

第一PN二极管D14和第二PN二极管D15可以串联耦接在第一信号线851与第二信号线852之间。第一PN二极管D14的阳极可以连接至第一信号线851。第一PN二极管D14的阴极可以通过电阻元件R12连接至第一节点N1。第二PN二极管D15的阳极可以通过电阻元件R13连接至第一节点N1。第二PN二极管D15的阴极可以连接至第二信号线852。在第一PN二极管D14的阴极与第二PN二极管D15的阳极之间串联耦接的电阻元件R12和R13的电阻值的总和可以对应于第一连接线853的电阻值。第一PN二极管D14的阳极可以对应于第一P型结区域831，而第一PN二极管D14的阴极可以对应于N型阱区域821/第一N型结区域832。第二PN二极管D15的阳极可以对应于第二P型结区域842/P型阱区域822，而第二PN二极管D15的阴极可以对应于第三N型结区域841。

第三PN二极管D16和第四PN二极管D17可以串联耦接在第一信号线851与第二信号线852之间。第三PN二极管D16的阳极可以连接至第一信号线851。第三PN二极管D16的阴极可以通过电阻元件R14连接至第一节点N1。第四PN二极管D17的阳极可以通过电阻元件R15连接至第一节点N1。第四PN二极管D17的阴极可以连接至第二信号线852。在第三PN二极管D16的阴极与第四PN二极管D17的阳极之间串联耦接的电阻元件R14和R15的电阻值的总和可以对应于第二连接线854的电阻值。第三PN二极管D16的阳极可以对应于第一P型结区域831，而第三PN二极管D16的阴极可以对应于N型阱区域821/第二N型结区域833。第四PN二极管D17的阳极可以对应于第三P型结区域843/P型阱区域822，而第四PN二极管D17的阴极可以对应于第三N型结区域841。

ESD保护器件800的操作可以与参考图4论述的ESD保护器件200的操作基本上相同。即，如果在焊盘14处发生ESD事件，则第一ESD电流的一部分可以从焊盘14通过由第一PN二极管D14和第二PN二极管D15提供的第一放电电流路径朝接地电压VSS流动。此外，第一ESD电流的另一部分可以从焊盘14通过由第三PN二极管D16和第四PN二极管D17提供的第二ESD电流路径朝接地电压VSS流动。

流过第一放电电流路径的第一ESD电流的一部分和流过第二ESD电流路径的ESD电流的另一部分可以同时或分别产生。流过第一信号线851的第一ESD电流的一部分可以通过第一放电电流路径朝接地电压VSS流动，该第一放电电流路径由第一PN二极管D14、第一连接线853和第二PN二极管D15提供，第一PN二极管D14包括第一P型结区域831和N型阱区域821/第一N型结区域832，第二PN二极管D15包括第二P型结区域842/P型阱区域822和第三N型结区域841。另外，流过第一信号线851的第一ESD电流的另一部分可以通过第二ESD电流路径朝接地电压VSS流动，第二ESD电流路径由第三PN二极管D16、第二连接线854和第四PN二极管D17提供，第三PN二极管D16包括第一P型结区域831和N型阱区域821/第二N型结区域833，第四PN二极管D17包括第三P型结区域843/P型阱区域822和第三N型结区域841。

如果施加给焊盘14的电压高于触发电压(所述触发电压与在第一信号线851和第二信号线852之间串联耦接的第一PN二极管D14和第二PN二极管D15的开启电压(即，阈值电压)的总和相对应)，则可以执行产生流过第一放电电流路径的第一ESD电流的一部分的ESD操作。

此外，如果施加给焊盘14的电压高于触发电压(所述触发电压与在第一信号线851与第二信号线852之间串联耦接的第三PN二极管D16和第四PN二极管D17的开启电压(即，阈值电压)的总和相对应)，则可以执行产生流过第二放电电流路径的第一ESD电流的另一部分的ESD操作。

如果第一PN二极管至第四PN二极管D14、D15、D16和D17具有相同的开启电压并且第一连接线853和第二连接线854具有相同的电阻值，则产生流过第一放电电流路径的第一ESD电流的一部分的ESD操作和产生流过第二放电电流路径的第一ESD电流的另一部分的ESD操作可以同时发生。

如果第一PN二极管D14和第二PN二极管D15或第三PN二极管D16和第四PN二极管D17导通以产生流过第一放电电流路径或第二放电电流路径的第一ESD电流，则N型阱区域821和P型阱区域822的电压电平可以提高到高于接地电压VSS。即，第一节点N1和第二节点N2可以具有高于接地电压VSS的电压电平。在此情况中，包括NPN BJT Q7和PNP BJT Q8的PNPN结构SCR可以导通以提供在焊盘14与接地电压VSS之间的短路。因此，第二ESD电流可以从焊盘14通过导通的PNPN结构SCR朝接地电压VSS流动。

图17是图15中所示的ESD保护器件800的布局图。图15中的截面图与沿图17中的线VII-VII’截取的截面图相一致。

参见图17，N型阱区域821和P型阱区域822可以被设置为使得N型阱区域821的侧壁与P型阱区域822的侧壁接触以提供在N型阱区域821与P型阱区域822之间的PN结。第一结区段910、第二结区段920和第三结区段930可以设置在N型阱区域821中。第一结区段910、第二结区段920和第三结区段930可以在诸如水平方向的第一方向上彼此间隔开。第一结区段910可以设置在第二结区段920与第三结区段930之间。第一结区段910、第二结区段920和第三结区段930中的每一个可以具有在诸如与第一方向垂直的垂直方向的第二方向上延伸的条带形状。第二结区段920的与第一结区段910相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁交叠。

第四结区段940、第五结区段950和第六结区段960可以设置在P型阱区域822中。第四结区段940、第五结区段950和第六结区段960可以在第一方向上彼此间隔开。第四结区段940可以设置在第五结区段950与第六结区段960之间。第四结区段940、第五结区段950和第六结区段960中的每一个可以具有在第二方向上延伸的条带形状。第五结区段950的与第四结区段940相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁(即，PN结)交叠。因此，在N型阱区域821和P型阱区域822的接触侧壁(即，PN结)处，第五结区段950可以与第二结区段920直接接触。

第一结区段910可以包括在第二方向上交替排列的多个第一P型结区域831和多个第四N型结区域861。如在图17中所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则多个第四N型结区域861可以设置在多个第一P型结区域831之间。全部的第一P型结区域831和全部的第四N型结区域861可以通过第一信号线851连接至焊盘14。

第二结区段920也可以包括在第二方向上交替排列的多个第一N型结区域832和多个第四P型结区域862。构成第二结区段920的结区域832和862的数目可以等于构成第一结区段910的结区域831和861的数目。

在第二结区段920中的结区域832和862中的阵列配置可以与在第一结区段910中的结区域831和861的阵列配置相反。即，第二结区段920的第一N型结区域832可以在第一方向上分别面对第一结区段910的第一P型结区域831。相似地，第二结区段920的第四P型结区域862可以在第一方向上分别面对第一结区段910的第四N型结区域861。因此，如图17所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则第一N型结区域832中的两个可以分别设置在第二结区段920的两端，并且多个第四P型结区域862可以设置在多个第一N型结区域832之间。

该多个第一N型结区域832和该多个第四P型结区域862可以电连接至第一连接线853。

第三结区段930也可以包括在第二方向上交替排列的多个第二N型结区域833和多个第五P型结区域863。构成第三结区段930的结区域833和863的数目可以等于构成第一结区段910的结区域831和861的数目或构成第二结区段920的结区域832和862的数目。

在第三结区段930中的结区域833和863的阵列配置可以与在第二结区段920中的结区域832和862的阵列配置相同，并且可以与在第一结区段910中的结区域831和861的阵列配置相反。即，第三结区段930的第二N型结区域833可以在第一方向上分别面对第一结区段910的第一P型结区域831。相似地，第三结区段930的第五P型结区域863可以在第一方向上分别面对第一结区段910的第四N型结区域861。因此，如图17所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则第二N型结区域833中的两个可以分别设置在第三结区段930的两端，并且多个第五P型结区域863可以设置在多个第二N型结区域833之间。

多个第二N型结区域833和多个第五P型结区域863可以连接至第二连接线854。

第四结区段940也可以包括在第二方向上交替排列的多个第三N型结区域841和多个第六P型结区域871。构成第四结区段940的结区域841和871的数目可以等于构成第一结区段910、第二结区段920和第三结区段930中的每一个的结区域的数目。

构成第四结区段940的结区域841和871的阵列配置可以与在第一结区段910中的结区域831和861的阵列配置相反。因此，如图17所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则第三N型结区域841中的两个可以分别设置在第四结区段940的两端，并且，多个第六P型结区域871可以设置在多个第三N型结区域841之间。

全部的第三N型结区域841和全部的第六P型结区域871可以通过第二信号线852电连接至接地电压VSS。

第五结区段950也可以包括在第二方向上交替排列的多个第二P型结区域842和多个第五N型结区域872。构成第五结区段950的结区域842和872的数目可以等于构成第一结区段910、第二结区段920、第三结区段930和第四结区段940中的每一个的结区域的数目。

构成第五结区段950的结区域842和872的阵列配置可以与构成第一结区段910的结区域831和861的阵列配置相同，并且可以与构成第二结区段920的结区域832和862的阵列配置相反以及与构成第四结区段940的结区域841和871的阵列配置相反。即，第五结区段950的第二P型结区域842可以设置为在第一方向上分别面对第四结区段940的第三N型结区域841。相似地，第五结区段950的第五N型结区域872可以在第一方向上分别面对第四结区段940的第六P型结区域871。另外，第五结区段950的第二P型结区域842可以设置为在第一方向上分别接触第二结区段920的第一N型结区域832。相似地，第五结区段950的第五N型结区域872可以在第一方向上分别接触第二结区段920的第四P型结区域862。因此，如图17所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则第二P型结区域842中的两个可以分别设置在第五结区段950的两端，且多个第五N型结区域872可以设置在多个第二P型结区域842之间。

在第五结区段950中的结区域842和872可以连接至第一连接线853。

第六结区段960还可以包括在第二方向上交替排列的多个第三P型结区域843和多个第六N型结区域873。构成第六结区段960的结区域843和873的数目可以等于构成第一结区段至第五结区段910、920、930、940和950中的每一个的结区域的数目。

构成第六结区段960的结区域843和873的阵列配置可以与构成第一结区段910的结区域831和861的阵列配置相同，并且，可以与构成第四结区段940的结区域841和871的阵列配置相反。即，第六结区段960的第三P型结区域843可以设置为在第一方向上分别面对第四结区段940的第三N型结区域841。相似地，第六结区段960的第六N型结区域873可以在第一方向上分别面对第四结区段940的第六P型结区域871。因此，如图17所示，如果第一P型结区域831中的两个分别设置在第一结区段910的两端，则第三P型结区域843中的两个可以分别设置在第六结区段960的两端，并且，多个第六N型结区域873可以设置在多个第三P型结区域843之间。

在第六结区段960中的结区域843和873可以通过第二连接线854连接至在第三结区段930中的结区域833和863。

如参考图15和图16所述，图15图示了沿图17中的线VII-VII’截取的截面图，图16图示了图15中的等效电路图，如果当焊盘14具有高于接地电压VSS的电压电平时发生ESD事件，则第一ESD电流的一部分可以沿着第一放电电流路径流动，该第一放电电流路径由第一PN二极管D14、第一连接线853和第二PN二极管D15提供，第一PN二极管D14包括第一P型结区域831和N型阱区域821/第一N型结区域832，第二PN二极管D15包括第二P型结区域842/P型阱区域822和第三N型结区域841。

另外，如果焊盘14具有高于接地电压VSS的电压电平，则第一ESD电流的另一部分可以沿第二放电电流路径流动，该第二放电电流路径由第三PN二极管D16、第二连接线854和第四PN二极管D17提供，第三PN二极管D16包括第一P型结区域831和N型阱区域821/第二N型结区域833，第四PN二极管D17包括第三P型结区域843/P型阱区域822和第三N型结区域841。

此外，如果第一ESD电流流过第一放电电流路径和第二放电电流路径中的至少一者，则第二ESD电流也可以沿着由PNPN结构SCR提供的第三放电电流路径流动，该PNPN结构SCR包括第一P型结区域831、N型阱区域821/第一N型结区域832、P型阱区域822/第二P型结区域842以及第三N型结区域841。由于该PNPN结构SCR通过流过第一PN二极管D14和第二PN二极管D15或第三PN二极管D16和第四PN二极管D17的第一ESD电流导通，所以ESD保护器件800的触发电压可以被设定为第一PN二极管D14和第二PN二极管D15或第三PN二极管D16和第四PN二极管D17的开启电压的总和。

如果焊盘14具有低于接地电压VSS的电压电平，该ESD操作可以通过与上述机制不同的另一机制来执行。下文将参考图18来描述当焊盘14具有负电压电平时执行的ESD操作。

图18是沿图17中的线VIII-VIII’截取的截面图。在图18中，在图15和图17中所用的相同的附图标记表示相同的元件

参见图18，第四N型结区域861、第四P型结区域862和第五P型结区域863可以设置在N型阱区域821的上部部分中，彼此间隔开。第四N型结区域861可以设置在第四P型结区域862与第五P型结区域863之间。第四N型结区域861可以通过第一信号线851连接至焊盘14。第四P型结区域862的与第四N型结区域861相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁相对齐。第四P型结区域862可以连接至第一连接线853。第五P型结区域863可以连接至第二连接线854。第六P型结区域871、第五N型结区域872和第六N型结区域873可以设置在P型阱区域822的上部部分中，彼此间隔开。第六P型结区域871可以设置在第五N型结区域872与第六N型结区域873之间。第六P型结区域871可以通过第二信号线852连接至接地电压VSS。第五N型结区域872的与第六P型结区域871相背的侧壁可以与N型阱区域821和P型阱区域822的接触侧壁对齐。因此，在N型阱区域821和P型阱区域822的接触侧壁处，第五N型结区域872可以与第四P型结区域862直接接触。此外，第五N型结区域872可以通过第一连接线853电连接至第四P型结区域862。第六N型结区域873可以通过第二连接线854电连接至第五P型结区域863。

可以在焊盘14与接地电压VSS之间寄生地提供第五PN二极管D18、第六PN二极管D19、第七PN二极管D21、第八PN二极管D20以及第九PN二极管D22。第五PN二极管D18可以包括P型阱区域822/第六P型结区域871和N型阱区域821/第四N型结区域861。第六PN二极管D19可以包括第四P型结区域862和N型阱区域821/第四N型结区域861。第七PN二极管D21可以包括第六P型结区域871/P型阱区域822和第五N型结区域872。第八PN二极管D20可以包括第五P型结区域863和N型阱区域821/第四N型结区域861。第九PN二极管D22可以包括第六P型结区域871/P型阱区域822和第六N型结区域873。如果低于接地电压VSS的负电压被施加给焊盘14，则ESD电流可以从接地电压VSS通过第五PN二极管D18朝焊盘14流动。此外，如果该负电压被施加给该焊盘14，则ESD电流还可以从接地电压VSS通过第九PN二极管D22、第二连接线854和第八PN二极管D20朝焊盘14流动。

上文已经出于说明性目的描述了本公开的实施例。本领域技术人员将了解，可以在不偏离由所附权利要求所公开的本公开的范围和精神的前提下，各种修改、添加和替换是可能的。