占空比校正电路和占空比校正方法

摘要

占空比校正电路和占空比校正方法。一种占空比校正电路可以包括：相位混合部，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对负时钟信号进行积分而生成的第二积分信号与通过分别对正时钟信号和负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部，所述去噪部能够通过对第一相位混合信号和第二相位混合信号之间的交叉点进行调整来接收并去除第一相位混合信号和第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。

说明书

技术领域

本发明的示例性实施方式总体上涉及半导体设计技术，并且更具体地，涉及占空比校正(DCC)电路和占空比校正方法。

背景技术

在诸如以基于时钟进行操作的CPU、存储设备等为例的集成电路芯片中，精确地控制时钟占空比非常重要。例如，在数据在时钟的上升沿和下降沿被输入/输出的存储器中，当时钟占空比没有精确到50％时，上升沿和下降沿之间的定时可能失真，并因此可能使数据在不正确的时间输入/输出。作为参考，50％的时钟占空比意指高电平周期基本上等于低电平周期。

因此，在关于时钟操作的各种集成电路芯片中，通常采用占空比校正电路来校正时钟占空比。图1A是例示了常规占空比校正电路的框图。图1B是例示了图1A的常规占空比校正电路的操作的波形图。

参照图1A，占空比校正电路包括接收器110、驱动器120、占空比检测器130和占空比校正器140。

接收器110接收输入至占空比校正电路的时钟CLK和CLKB。驱动器120响应于从接收器110输出的输入时钟CLK_IN和CLK_INB而驱动输出时钟CLK_OUT和CLKB_OUT。占空比检测器130检测输出时钟CLK_OUT和CLKB_OUT的占空比。这里，检测占空比意指识别输出时钟CLK_OUT和CLKB_OUT的高电平周期(图1B中的“Ta”)或低电平周期(图1B中的“Tb”)是否比另一个长。占空比校正器140根据从占空比检测器130输出的占空校正值DCC_OUT和DCC_OUTB来校正输入时钟CLK_IN和CLK_INB的占空比。

参照图1B，当占空比检测器130确定输出时钟CLK_OUT和CLKB_OUT的高电平周期Ta比低电平周期Tb相对更长时，占空比校正器140增加输入时钟CLK_IN和CLK_INB的低电平周期。在相反的情况下，占空比校正器140增加输入时钟CLK_IN和CLK_INB的高电平周期。由于驱动器120采用由接收器110接收的时钟以及来自占空比校正器140的占空校正值作为驱动器120的输入，因此从驱动器120输出经占空校正的输出时钟CLK_OUT和CLKB_OUT。

如上所述，这种反馈型占空比校正电路使用反馈占空比检测结果以小的增量或减量来增加或减小输入时钟CLK_IN和CLK_INB的高电平周期，并且当占空比的失真度减小到预定裕度以下时，该反馈型占空比校正电路被锁定。也就是说，占空比校正电路与延迟锁定回路(DLL)类似地操作，并且与延迟锁定回路类似，需要单独的锁定时间，直到占空比被校正为止。

当在校正占空比之前需要锁定时间时，重复地从待机模式(诸如空闲模式)转变至操作模式(诸如激活模式)或者从操作模式(诸如激活模式)转变至待机模式(诸如空闲模式)的设备必须等待锁定时间，以对关于从空闲模式转变至激活模式的唤醒时间的占空比进行校正。

发明内容

各实施方式涉及能够利用最小化的锁定时间来校正占空的占空比校正电路。

另外，各实施方式旨在提供一种能够经由反相器、数字逻辑门等而不是模拟放大器来校正占空的占空比校正电路。

在一个实施方式中，一种占空比校正电路可以包括：相位混合部(section)，所述相位混合部能够将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号，并且将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及去噪部(noise removal section)，所述去噪部能够通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来接收并去除所述第一相位混合信号和所述第二相位混合信号之间的共模噪声，并且输出第一占空校正的时钟信号和第二占空校正的时钟信号。

在一个实施方式中，一种占空比校正电路可以包括：第一反相器，所述第一反相器能够接收正时钟信号并且驱动第一节点；第一电容器，所述第一电容器联接在地电压端子和所述第一节点之间；第二反相器，所述第二反相器能够接收负时钟信号并且驱动第二节点；第二电容器，所述第二电容器联接在所述第二节点和所述地电压端子之间；第三反相器，所述第三反相器能够接收所述负时钟信号并且驱动第三节点；第四反相器，所述第四反相器能够接收所述正时钟信号并且驱动第四节点；第三电容器，所述第三电容器联接在所述第三节点和所述第四节点之间；第五反相器，所述第五反相器能够接收经由所述第一节点输出的第一积分信号，并且驱动兼容节点；第六反相器，所述第六反相器能够接收经由所述第二节点输出的第二积分信号，并且驱动不兼容节点；第七反相器，所述第七反相器能够接收经由所述第三节点输出的第一补偿信号，并且驱动所述兼容节点；以及第八反相器，所述第八反相器能够接收经由所述第四节点输出的第二补偿信号，并且驱动所述不兼容节点。

在一个实施方式中，一种占空比校正方法可以包括以下步骤：将通过对正时钟信号进行积分而生成的第一积分信号与通过分别对所述正时钟信号和负时钟信号进行微分和积分而生成的第一补偿信号混合，以生成第一相位混合信号；将通过对所述负时钟信号进行积分而生成的第二积分信号与通过分别对所述正时钟信号和所述负时钟信号进行积分和微分而生成的第二补偿信号混合，以生成第二相位混合信号；以及通过对所述第一相位混合信号和所述第二相位混合信号之间的交叉点进行调整来去除共模噪声。

附图说明

图1A是例示了常规占空比校正电路的框图。

图1B是例示了图1A的常规占空比校正的操作的波形图。

图2是例示了根据本发明的实施方式的占空比校正电路的框图。

图3是在图2中示出的根据本发明的实施方式的占空比校正电路的详细电路图。

图4A和图4B是解释在图3中示出的根据本发明的实施方式的相位混合部的操作的电路图。

图5是解释在图2中示出的根据本发明的实施方式的占空比校正电路的操作的波形图。

具体实施方式

下面将参照附图更详细地描述各实施方式。然而，本发明可以按照不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式以使得本公开将是透彻的且完整的，并且向本领域技术人员充分传达本发明。在整个公开内容中，相同的附图标记在各附图和本发明的实施方式中指代相同的部件。还应注意，在本说明书中，“连接/联接”不仅是指一个元件直接联接另一元件，而且还指经由中间元件间接联接另一元件。将理解，虽然术语“第一”、“第二”、“第三”等可以在本文中用来描述各元件，但是这些元件不被这些术语限制。这些术语用来将一个元件与另一元件区分开。因此，在不背离本公开的精神和/或范围的情况下，下文中描述的第一元件可以被称为第二元件。另外，还将理解，当一个元件被称为“在”两个元件“之间”时，该元件可以是这两个元件之间唯一的元件，或者还可以存在一个或更多个中间元件。

还将理解，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，这些指定存在所阐述的元件，但是不排除存在或增加一个或更多个其它元件。

本文中所使用的术语仅出于描述特定实施方式的目的，并且不意在限制本公开。除非另外限定，否则本文中所使用的包括技术术语和科学术语在内的所有术语具有与本发明所属技术领域的普通技术人员通常所理解的相同的含义。还将理解，除非本文中明确限定，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，而不是理想地或者过于形式化地解释它们的意思。

在下面的描述中，阐述了许多特定细节以便提供对本公开的彻底理解。在不具有这些特定细节的一些或全部的情况下，也可以实践本公开。在其它情况下，没有详细描述熟知的过程结构和/或过程，以避免不必要地使不公开不清楚。

在下文中，将参照附图详细描述本公开的各实施方式。

现在参照图2，提供了根据本发明的实施方式的占空比校正电路200。

参照图2，占空比校正电路200可以包括相位混合部210和去噪部250。

相位混合部210可以将通过对正时钟信号CLK进行积分而生成的第一积分信号INT_C与通过分别对正时钟信号CLK和负时钟信号CLKB进行微分和积分而生成的第一补偿信号DIF_CB混合，以生成第一相位混合信号MIX。相位混合部210还可以将通过对负时钟信号CLKB进行积分而生成的第二积分信号INT_CB与通过分别对正时钟信号CLK和负时钟信号CLKB进行积分和微分而生成的第二补偿信号DIF_C混合，以生成第二相位混合信号MIXB。去噪部250可以接收并去除第一相位混合信号MIX与第二相位混合信号MIXB之间的共模噪声(common mode noise)，并且输出第一占空校正的时钟信号CLK_OUT和第二占空校正的时钟信号CLKB_OUT。

更具体地，相位混合部210可以包括第一积分单元212、第二积分单元214、微分和积分单元216、以及第一增益控制单元222至第四增益控制单元228。

第一积分单元212可以对正时钟信号CLK进行积分并且生成第一积分信号INT_C。第二积分单元214可以对负时钟信号CLKB进行积分并且生成第二积分信号INT_CB。微分和积分单元216可以通过分别对正时钟信号CLK和负时钟信号CLKB进行微分和积分来生成第一补偿信号DIF_CB，并且可以通过分别对负时钟信号CLKB和正时钟信号CLK进行微分和积分来生成第二补偿信号DIF_C。第一增益控制单元222可以将第一积分信号INT_C放大第一增益α，并且将经放大的信号输出给兼容节点ND1。第二增益控制单元224可以将第二积分信号INT_CB放大第一增益α，并且将经放大的信号输出给不兼容节点ND2。第三增益控制单元226可以将第一补偿信号DIF_CB放大第二增益β，并且将经放大的信号输出给兼容节点ND1。第四增益控制单元228可以将第二补偿信号DIF_C放大第二增益β，并且将经放大的信号输出给不兼容节点ND2。

因此，在兼容节点ND1上，被放大了第一增益α的第一积分信号INT_C和被放大了第二增益β的第一补偿信号DIF_CB被混合并且作为第一相位混合信号MIX被输出。另外，在不兼容节点ND2上，被放大了第一增益α的第二积分信号INT_CB和被放大了第二增益β的第二补偿信号DIF_C被混合并且作为第二相位混合信号MIXB被输出。在这种情况下，由于第一增益α大于第二增益β，因此第一相位混合信号MIX可以被生成为使得与负时钟信号CLKB相比，正时钟信号CLK在兼容节点ND1上具有主要影响(dominant effect)，并且第二相位混合信号MIXB可以被生成为使得与正时钟信号CLK相比，负时钟信号CLKB在不兼容节点ND2上具有主要影响。第一增益α和第二增益β可以根据在整个校准操作中的处理、电压和温度(PVT)变量被设置为具有最佳值。

去噪部250可以包括输入缓冲单元260、共模补偿单元270和输出缓冲单元280。

输入缓冲单元260可以包括第一输入缓冲器262，该第一输入缓冲器262用于对第一相位混合信号MIX进行缓冲并且输出第一摆幅输入信号MIXD。输入缓冲单元260还可以包括第二输入缓冲器264，该第二输入缓冲器264用于对第二相位混合信号MIXB进行缓冲并且输出第二摆幅输入信号MIXBD。

共模补偿单元270可以接收第一摆幅输入信号MIXD和第二摆幅输入信号MIXBD，并且输出第一摆幅输出信号MIXDD和第二摆幅输出信号MIXBDD，其中，第一摆幅输入信号MIXD和第二摆幅输入信号MIXBD之间的交叉点与第一摆幅输出信号MIXDD和第二摆幅输出信号MIXBDD之间的交叉点被调整以去除共模噪声。共模补偿单元270可以包括第一摆幅减小缓冲器272和第二摆幅减小缓冲器274、以及第一驱动强度补偿模块276和第二驱动强度补偿模块278。第一摆幅减小缓冲器272可以对第一摆幅输入信号MIXD进行缓冲并且输出第一摆幅输出信号MIXDD。第二摆幅减小缓冲器274可以对第二摆幅输入信号MIXBD进行缓冲并且输出第二摆幅输出信号MIXBDD。第一驱动强度补偿模块276可以联接在用于第一摆幅输入信号MIXD的端子和用于第二摆幅输入信号MIXBD的端子之间。第二驱动强度补偿模块278可以联接在用于第一摆幅输出信号MIXDD的端子和用于第二摆幅输出信号MIXBDD的端子之间。

输出缓冲单元280可以包括：第一输出缓冲器282，该第一输出缓冲器282用于对第一摆幅输出信号MIXDD进行缓冲并且输出第一占空校正的时钟信号CLK_OUT；以及第二输出缓冲器284，该第二输出缓冲器284用于对第二摆幅输出信号MIXBDD进行缓冲并且输出第二占空校正的时钟信号CLKB_OUT。

如上所述，根据本发明的实施方式，占空比校正电路200不是使用常规的反馈回路，而是按照前馈方式经由相位混合部210将正时钟信号CLK和负时钟信号CLKB的相位信息混合；然后经由去噪部250来对由相位混合导致的共模失配进行补偿，使得能够校正占空比。

在下文中，将描述根据本发明的实施方式的详细的占空比校正电路。

图3是在图2中示出的根据本发明的实施方式的占空比校正电路200的详细电路图。

为了方便描述，在下面的说明中，对于相同的元件而使用相同的附图标记。

参照图3，占空比校正电路200可以包括相位混合部210和去噪部250。

相位混合部210可以包括：第一反相器INV1，其用于接收正时钟信号CLK并且驱动第一节点NT1；第一电容器C1，其联接在第一节点NT1和地电压(VSS)端子之间；第二反相器INV2，其用于接收负时钟信号CLKB并且驱动第二节点NT2；第二电容器C2，其联接在第二节点NT2和地电压(VSS)端子之间；第三反相器INV3，其用于接收负时钟信号CLKB并且驱动第三节点NT3；第四反相器INV4，其用于接收正时钟信号CLK并且驱动第四节点NT4；第三电容器C3，其联接在第三节点NT3和第四节点NT4之间；第五反相器INV5，其用于接收第一节点NT1处的第一积分信号INT_C并且驱动兼容节点ND1；第六反相器INV6，其用于接收第二节点NT2处的第二积分信号INT_CB并且驱动不兼容节点ND2；第七反相器INV7，其用于接收第三节点NT3处的第一补偿信号DIF_CB并且驱动兼容节点ND1；以及第八反相器INV8，其用于接收经由第四节点NT4输出的第二补偿信号DIF_C并且驱动不兼容节点ND2。

例如，第一反相器INV1和第一电容器C1可以构成在图2中示出的第一积分单元212。第二反相器INV2和第二电容器C2可以构成在图2中示出的第二积分单元214。为了使正时钟信号CLK和负时钟信号CLKB之间的偏差(skew)最小化，第一电容器C1可以具有与第二电容器C2的电容基本上相同的电容。第一反相器INV1和第一电容器C1可以对正时钟信号CLK进行积分，并且向第一节点NT1输出第一积分信号INT_C。第二反相器INV2和第二电容器C2可以对负时钟信号CLKB进行积分，并且向第二节点NT2输出第二积分信号INT_CB。

第三反相器INV3、第四反相器INV4和第三电容器C3可以构成在图2中示出的微分和积分单元216。在这种情况下，第三电容器C3用作用于存储正时钟信号CLK和负时钟信号CLKB的相位信息的积分器，并且用作用于当同时发生正时钟信号CLK和负时钟信号CLKB的延迟偏差时对所述延迟偏差进行校正的微分器。

第五反相器INV5可以与图2中示出的第一增益控制单元222对应。第六反相器INV6可以与图2中示出的第二增益控制单元224对应。第七反相器INV7可以与图2中示出的第三增益控制单元226对应。第八反相器INV8可以与图2中示出的第四增益控制单元228对应。在这种情况下，第五反相器INV5和第六反相器INV6可以具有第一增益α，并且第七反相器INV7和第八反相器INV8可以具有第二增益β。

因此，在兼容节点ND1上，被放大了第一增益α的第一积分信号INT_C和被放大了第二增益β的第一补偿信号DIF_CB被混合并且作为第一相位混合信号MIX被输出。另外，在不兼容节点ND2上，被放大了第一增益α的第二积分信号INT_CB和被放大了第二增益β的第二补偿信号DIF_C被混合并且作为第二相位混合信号MIXB被输出。在这种情况下，由于第一增益α大于第二增益β，因此第一相位混合信号MIX可以被生成为使得与负时钟信号CLKB相比，正时钟信号CLK在兼容节点ND1上具有主要影响，并且第二相位混合信号MIXB可以被生成为使得与正时钟信号CLK相比，负时钟信号CLKB在不兼容节点ND2上具有主要影响。

去噪部250可以分别在兼容节点ND1和不兼容节点ND2处对第一相位混合信号MIX和第二相位混合信号MIXB之间的交叉点进行调整，以去除它们之间的共模噪声。

更具体地，去噪部250可以包括第一输入缓冲器262、第二输入缓冲器264、第一摆幅减小缓冲器272、第二摆幅减小缓冲器274、第一驱动强度补偿模块276、第二驱动强度补偿模块278、第一输出缓冲器282、以及第二输出缓冲器284。

第一输入缓冲器262、第二输入缓冲器264、第一输出缓冲器282和第二输出缓冲器284可以利用反相器来配置。然而，这种配置仅是示例，并且可以被改变为具有与反相器相同的功能的逻辑门等。第一摆幅减小缓冲器272可以利用联接在用于第一摆幅输入信号MIXD的端子和用于第一摆幅输出信号MIXDD的端子之间的第一摆幅反相器SW_INV1、以及与第一摆幅反相器SW_INV1并联联接的第一反馈电阻器FB_R1来实现。第二摆幅减小缓冲器274可以利用联接在用于第二摆幅输入信号MIXBD的端子和用于第二摆幅输出信号MIXBDD的端子之间的第二摆幅反相器SW_INV2、以及与第二摆幅反相器SW_INV2并联联接的第二反馈电阻器FB_R2来实现。第一驱动强度补偿模块276可以利用联接在用于第一摆幅输入信号MIXD的端子和用于第二摆幅输入信号MIXBD的端子之间的第一交叉联接的反相器对CC_INV1来配置。第二驱动强度补偿模块278可以利用联接在用于第一摆幅输出信号MIXDD的端子和用于第二摆幅输出信号MIXBDD的端子之间的第二交叉联接的反相器对CC_INV2来配置。

一般来说，由于实际上不可能设计具有精确的PMOS与NMOS尺寸比(P/N比)的反相器，因此PMOS晶体管和NMOS晶体管的驱动强度可以根据处理、电压和温度(PVT)变量而不同。驱动强度之间的差可能进而导致微分信号之间的交叉点失配。根据本发明的实施方式，相应的输入微分信号和输出微分信号(即，第一摆幅输入信号MIXD和第二摆幅输入信号MIXBD以及第一摆幅输出信号MIXDD和第二摆幅输出信号MIXBDD)的上升时间和下降时间通过经由第一摆幅减小缓冲器272的反馈电阻器FB_R1和第二摆幅减小缓冲器274的反馈电阻器FB_R2以及第一驱动强度补偿模块276和第二驱动强度补偿模块278对第一摆幅反相器SW_INV1和第二摆幅反相器SW_INV2的PMOS晶体管与NMOS晶体管之间的驱动强度的差进行补偿来控制，使得输入微分信号和输出微分信号的交叉点能够得以匹配，并且能够去除共模噪声。

图4A和图4B是解释在图3中示出的相位混合部210的操作的电路图。图4A是例示了生成第一相位混合信号MIX的过程的电路图，并且图4B是例示了生成第二相位混合信号MIXB的过程的电路图。

参照图4A，可以通过将第一积分信号INT_C与第一补偿信号DIF_CB混合来生成第一相位混合信号MIX，所述第一积分信号INT_C通过对正时钟信号CLK进行积分而生成，所述第一补偿信号DIF_CB通过分别对正时钟信号CLK和负时钟信号CLKB进行微分和积分而生成。

也就是说，正时钟信号CLK可以经过利用第一反相器INV1和第一电容器C1配置的积分器，然后可以作为第一积分信号INT_C被输出。另外，可以将通过使正时钟信号CLK经过利用第四反相器INV4和第三电容器C3配置的微分器而生成的信号与通过使负时钟信号CLKB经过利用第三反相器INV3和第三电容器C3配置的积分器而生成的信号混合，并且作为第一补偿信号DIF_CB输出。最后，可以将通过经由第五反相器INV5将第一积分信号INT_C放大第一增益α而获得的信号与通过经由第七反相器INV7将第一补偿信号DIF_CB放大第二增益β而获得的信号混合，并且作为第一相位混合信号MIX输出。在这种情况下，由于第一增益α大于第二增益β，因此第一相位混合信号MIX可以被生成为使得与负时钟信号CLKB相比，正时钟信号CLK具有主要影响。

参照图4B，可以通过将第二积分信号INT_CB与第二补偿信号DIF_C混合来生成第二相位混合信号MIXB，所述第二积分信号INT_CB通过对负时钟信号CLKB进行积分而生成，所述第二补偿信号DIF_C通过分别对正时钟信号CLK和负时钟信号CLKB进行积分和微分而生成。

也就是说，负时钟信号CLKB可以经过利用第二反相器INV2和第二电容器C2配置的积分器，然后可以作为第二积分信号INT_CB被输出。另外，可以将通过使负时钟信号CLKB经过利用第三反相器INV3和第三电容器C3配置的微分器而生成的信号与通过使正时钟信号CLK经过利用第四反相器INV4和第三电容器C3配置的积分器而生成的信号混合，并且作为第二补偿信号DIF_C输出。最后，可以将通过经由第六反相器INV6将第二积分信号INT_CB放大第一增益α而获得的信号与通过经由第八反相器INV8将第二补偿信号DIF_C放大第二增益β而获得的信号混合，并且作为第二相位混合信号MIXB输出。在这种情况下，由于第一增益α大于第二增益β，因此第二相位混合信号MIXB可以被生成为使得与正时钟信号CLK相比，负时钟信号CLKB具有主要影响。

例如，积分器和微分器可以根据对应的信号是否经过电容器来彼此区分开。例如，在图4A中，通过使经过了第四反相器INV4和第三电容器C3二者的正时钟信号CLK经过而生成的信号是微分信号，并且在图4B中，通过使仅经过了第四反相器INV4的正时钟信号CLK经过而生成的信号是积分信号。

在下文中，将参照图2至图5描述根据本发明的实施方式的占空比校正电路200的操作。

图5是解释在图2中示出的占空比校正电路200的操作的波形图。

参照图5，正时钟信号CLK经由利用第一反相器INV1和第一电容器C1配置的积分器而作为第一积分信号INT_C输出，并且负时钟信号CLKB经由利用第二反相器INV2和第二电容器C2配置的积分器而作为第二积分信号INT_CB输出。另外，通过使负时钟信号CLK经过利用第四反相器INV4和第三电容器C3配置的微分器而生成的信号与通过使负时钟信号CLKB经过利用第三反相器INV3和第三电容器C3配置的积分器而生成的信号被混合并且作为第一补偿信号DIF_CB输出；并且通过使负时钟信号CLKB经过利用第三反相器INV3和第三电容器C3配置的微分器而生成的信号与通过使正时钟信号CLK经过利用第四反相器INV4和第三电容器C3而生成的信号被混合并且作为第二补偿信号DIF_C输出。

因此，最后，通过经由第五反相器INV5将第一积分信号INT_C放大第一增益α而获得的信号与通过经由第七反相器INV7将第一补偿信号DIF_CB放大第二增益β而获得的信号被混合并且作为第一相位混合信号MIX输出；并且通过经由第六反相器INV6将第二积分信号INT_CB放大第一增益α而获得的信号与经由第八反相器INV8将第二补偿信号DIF_C放大第二增益β而获得的信号被混合并且作为第二相位混合信号MIXB输出。

此时，从相位混合部210输出的第一相位混合信号MIX和第二相位混合信号MIXB具有等比的高电平周期Ta与低电平周期Tb，然而第一相位混合信号MIX和第二相位混合信号MIXB之间的交叉点失配。

去噪部250接收第一相位混合信号MIX和第二相位混合信号MIXB，通过调整第一相位混合信号MIX和第二相位混合信号MIXB的上升时间和下降时间来使第一相位混合信号MIX和第二相位混合信号MIXB之间的失配的交叉点匹配，并且去除共模噪声，由此输出第一占空校正的时钟信号CLK_OUT和第二占空校正的时钟信号CLKB_OUT。

因此，最后，第一占空校正的时钟信号CLK_OUT和第二占空校正的时钟信号CLKB_OUT具有相同比率的高电平周期Ta与低电平周期Tb，并且同时第一占空校正的时钟信号CLK_OUT和第二占空校正的时钟信号CLKB_OUT之间的交叉点得到了补偿，使得能够输出具有经校正的占空比的占空校正的时钟信号。

如上所述，根据本发明的实施方式，占空比校正电路具有这样的结构：在该结构中，正时钟信号CLK和负时钟信号CLKB的相位信息能够按照前馈方式进行混合，然后能够通过利用交叉联接的反相器实施的共模补偿单元以及通过利用使用反馈电阻器FB_R的反相器缓冲器实施的摆幅减小缓冲器来实现针对在相位混合时发生的共模失配的占空比校正。因此，与使用反馈回路的常规占空比校正电路相比，根据本发明的实施方式的占空比校正电路能够在短的时间段内通过相位混合实时地校正占空比。

根据本发明的实施方式，由于占空比校正电路能够清除锁定时间或使锁定时间最小化，因此能够提高包括使待机模式和操作模式重复的半导体存储设备在内的系统的性能。

根据本发明的实施方式，由于占空比校正电路能够经由反相器、数字逻辑门等而不是模拟放大器来校正占空比，因此能够相对提高对处理、电压和温度(PVT)变量的抗扰性。

根据本发明的实施方式，由于占空比校正电路能够在无需锁定时间的情况下实时地校正占空比，因此能够减小整个操作所需的时间段。

虽然已经出于例示的目的描述了各实施方式，但是对本领域技术人员将显而易见的是，可以在不背离如在所附的权利要求中限定的本发明的精神和/或范围的情况下进行各种改变和修改。

例如，在上述实施方式中例示的逻辑门和晶体管的位置和类型可以根据输入信号的极性而改变。

相关申请的交叉引用

本申请要求于2015年12月16日提交的韩国专利申请No.10-2015-0179945的优先权，该韩国专利申请通过引用方式全部被并入本文中。