机译:高速串行链路的占空比和相距误差校正电路
duty-cyclephase spacinganalogue-to-digital converter (ADC)CMOSdeterministic jitter;
机译:用于多相应用的占空比校正范围为15%至85%的全数字CMOS占空比校正电路
机译:时钟和数据恢复电路的基础知识:探索高速串行链路
机译:用于高速串行通信链路的SiGe BiCMOS集成电路
机译:高速串行链路中Bang-Bang时钟和数据恢复电路的误码率估计
机译:带有错误校正编码的高速经皮链接的性能
机译:校正头部多射击DW-MRI中运动诱导的相位误差的模型:心动 - 运动诱导的相位误差从节拍再现出来?
机译:高速SOCS时钟占空比校正电路设计