基于绝缘体上硅衬底的射频电感元件及其制备方法

摘要

本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电感元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q值及其谐振频率。

说明书

技术领域

本发明涉及一种半导体元器件及其制备方法，特别是涉及一种基于绝缘体上硅衬底的射 频电感元件及其制备方法。

背景技术

无线通信技术是近几十年来在IT领域中发展最为迅速的技术之一，射频电路在无线通信 中起到了至关重要的作用。随着CMOS技术的长足发展，基于CMOS工艺制备电子器件的 成本已经大为减少。根据近年的国际固体电路年会的报告，集成电路(IC)的最大市场莫过于 网络设备，移动电话和消费类电子。中国已经是IC第三大市场，潜在的市场令世人瞩目，其 中移动电话用户数量在世界上占第一位。采用CMOS射频收发电路的最大优点是可以和基带 处理器(数字电路)及A/D、D/A转换器(混合信号电路)集成于一个芯片。单片集成的含射频、 基带及模数、数模转换电路使电路可靠性好，功耗低和成本低，而且可以提高芯片集成度， 减小外围电路及设备体积。单片集成CMOS无线通信电路是目前研究热点，具有很高的应用 和商业价值。

在CMOS射频集成电路(RFIC)中，螺旋电感是一种关键元件，也是电路中最难设计和掌 握的元件之一，它的性能参数直接影响着射频集成电路的性能。片上电感能实现射频集成电 路中电感的集成化问题，从而有助于射频集成电路的片上系统实现。

片上螺旋电感大多通过金属薄膜在硅衬底上绕制而成，相对于传统的线绕电感，片上螺 旋电感具有成本低、易于集成、噪声小和功耗低的优点，更重要的是能与现今的CMOS工艺 兼容。近年来随着移动通信向微型化、低功耗化发展，对制作与CMOS工艺兼容的高品质片 上无源器件的研究也越来越多。但是，螺旋电感中的寄生效应，如衬底的寄生电容、寄生电 阻、金属导体的寄生电容、寄生电阻以及由于涡流损耗等效应而成的寄生电阻等，都将会对 电感的性能产生影响。

可见，传统的电感器件结构并不能在保证射频电路性能的同时抑制硅衬底导致的电感损 耗，减小了寄生电容，电感器件的Q值及其谐振频率也不能得到有效的提高，另外，传统的 电感器件结构在散热方面也有待进一步提高。

基于以上所述，提供一种可有效抑制硅衬底导致的电感损耗，减小寄生电容，有利于提 高电感器件的Q值及其谐振频率的射频电感元件及其制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于绝缘体上硅衬底的射频 电感元件及其制备方法，用于解决现有技术中射频电感元件Q值及其谐振频率较低的问题。

为实现上述目的及其他相关目的，本发明提供一种基于绝缘体上硅衬底的射频电感元件 的制备方法，所述制备方法包括步骤：步骤1)，制备绝缘体上硅衬底，所述绝缘体上硅衬底 包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的 位置具有至少直至所述底层硅的凹槽；步骤2)，通过掩膜光刻于与所述凹槽的对应位置定义 器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；步骤3)，基于 CMOS工艺在器件区域制备射频电感元件。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤1) 中，所述凹槽内的底层硅中具有预设深度的空槽。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤1) 制备绝缘体上硅衬底包括：步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝 缘层；步骤1-2)，基于所述第一绝缘层对所述第一硅衬底进行剥离离子注入，于所述硅衬底 中定义剥离界面；步骤1-3)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层；步 骤1-4)，于所述第二绝缘层表面形成掩膜层，并于对应于射频电感元件的位置形成刻蚀窗口； 步骤1-5)，基于刻蚀窗口刻蚀所述第二绝缘层，形成贯穿至所述第二硅衬底的凹槽；步骤1-6)， 在凹槽内的第二硅衬底中刻蚀出预设深度的空槽；步骤1-7)，键合所述第一绝缘层及所述第 二绝缘层；步骤1-8)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘 层结合的部分作为绝缘体上硅衬底的硅顶层；步骤1-9)，进行高温退火，以加强所述第一绝 缘层及所述第二绝缘层的键合强度。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤 1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层；步骤1-3) 中，采用热氧化工艺于所述第二硅衬底表面形成二氧化硅层，作为第二绝缘层。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，所述第 二绝缘层的厚度为不小于50nm。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤 1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为 20～2000nm。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤 1-7)在键合前还包括对所述第一硅衬底及第二硅衬底进行清洗的步骤。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤 1-8)中，退火工艺的气氛为N2气氛，退火工艺的温度范围为400～500℃，以使所述第一硅 衬底从剥离界面处剥离。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤 1-8)中，还包括对所述顶层硅表面进行CMP抛光的步骤。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，步骤3) 包括：步骤3-1)，于所述器件区域制作下金属电极；步骤3-2)，于所述器件区域形成介质台 面结构；步骤3-3)，于所述介质台面结构中刻蚀出电极通孔；步骤3-4)，于所述介质台面结 构表面制作电感线圈，并藉由所述电极通孔实现与下金属电极的电性连接。

作为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法的一种优选方案，所述射 频电感元件应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上。

本发明还提供一种基于绝缘体上硅衬底的射频电感元件，包括：绝缘体上硅衬底，所述 绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备 射频电感元件的位置具有至少直至所述底层硅的凹槽；器件区域，所述器件区域去除了与所 述凹槽的位置对应的顶层硅，露出下方绝缘层的上部表面；以及射频电感元件，形成于所述 器件区域。

作为本发明的基于绝缘体上硅衬底的射频电感元件的一种优选方案，所述绝缘层为二氧 化硅层，所述绝缘层的下部的厚度为不小于50nm。

作为本发明的基于绝缘体上硅衬底的射频电感元件的一种优选方案，所述顶层硅的厚度 范围为20～2000nm。

作为本发明的基于绝缘体上硅衬底的射频电感元件的一种优选方案，所述射频电感元件 包括：下金属电极，形成于所述器件区域表面；介质台面结构，形成于所述器件区域表面； 电极通孔，形成于所述介质台面结构中；电感线圈，形成于所述介质台面结构上，并藉由所 述电极通孔实现与所述下金属电极的电性连接。

作为本发明的基于绝缘体上硅衬底的射频电感元件的一种优选方案，所述射频电感元件 应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上。

如上所述，本发明的基于绝缘体上硅衬底的射频电感元件及其制备方法，具有以下有益 效果：本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。 该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q 值及其谐振频率。此外，该空腔结构还提供了良好的散热条件。本发明的电感元件作为一种 基础元件，适用于众多包含电感模块的集成射频器件中，如巴伦电路、滤波器、振荡器、调 谐器等。

附图说明

图1～图16显示为本发明的基于绝缘体上硅衬底的射频电感元件的制备方法各步骤所呈 现的结构示意图，其中，图15显示为本发明的基于绝缘体上硅衬底的射频电感元件的截面结 构示意图，图16显示为本发明的基于绝缘体上硅衬底的射频电感元件的俯视结构示意图。

元件标号说明

101第一硅衬底

102第一绝缘层

201第二硅衬底

202第二绝缘层

203凹槽

204空槽

301器件区域

302下金属电极

303介质台面结构

304电极通孔

305电感线圈

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。

请参阅图1～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的 基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及 尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型 态也可能更为复杂。

如图1～图16所示，本实施例提供一种基于绝缘体上硅衬底的射频电感元件的制备方法， 所述射频电感元件可以应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上，所 述制备方法包括步骤：

如图1～图10所示，首先进行步骤1)，制备绝缘体上硅衬底，所述绝缘体上硅衬底包括 依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置 具有至少直至所述底层硅的凹槽。

如图1～图2所示，首先进行步骤1-1)，提供第一硅衬底101，于所述第一硅衬底101 表面形成第一绝缘层102。

作为示例，采用热氧化工艺于所述第一硅衬底101表面形成二氧化硅层，作为第一绝缘 层102，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为 900～1200℃，具体选用为1000℃。

作为示例，所述第一绝缘层102的厚度为20至数百纳米，所述第一绝缘层102的厚度可 以依据热氧化工艺的温度及时间确定。在本实施例中，所述第一绝缘层102的厚度为20nm。 所述第一绝缘层102可以在后续的H或He离子注入的过程中，保护硅的表面不被损坏。离 子注入之后，可根据需要，将第一绝缘层102适当减薄至0到数百纳米。

如图3所示，然后进行步骤1-2)，基于所述第一绝缘层102对所述第一硅衬底101进行 剥离离子注入，于所述硅衬底中定义剥离界面。

作为示例，所述剥离离子为H离子，离子注入参数视所需的注入深度而定。当然，在其 它的实施例中，也可以选用He离子作为剥离离子进行注入，并不限于此处所列举的示例。

作为示例，所述剥离离子于所述第一硅衬底101的注入深度为20～2000nm，在本实施例 中，所述剥离离子于所述第一硅衬底101的注入深度为50～100nm。

如图4～图5所示，接着进行步骤1-3)，提供第二硅衬底201，于所述第二硅衬底201 表面形成第二绝缘层202。

作为示例，采用热氧化工艺于所述第二硅衬底201表面形成二氧化硅层，作为第二绝缘 层202，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为 900～1200℃，具体选用为1000℃。

作为示例，所述第二绝缘层202的厚度为不小于50nm，所述第二绝缘层202的厚度可以 依据热氧化工艺的温度及时间确定。在本实施例中，所述第二绝缘层202的厚度为50nm。

接着进行步骤1-4)，于所述第二绝缘层202表面形成掩膜层，并于对应于射频电感元件 的位置形成刻蚀窗口。

作为示例，所述掩膜层可以为光刻胶、氮化硅或其组合。

如图6所述，接着进行步骤1-5)，基于刻蚀窗口刻蚀所述第二绝缘层202，形成贯穿至 所述第二硅衬底201的凹槽203。

作为示例，在本实施例中，所述凹槽203贯穿至所述第二硅衬底201，具体地，可以选 用RIE或ICP干法刻蚀法刻蚀所述第二绝缘层202。另外，在刻蚀完成后，还包括对第二硅 衬底201进行清洗的步骤。

如图7所示，接着进行步骤1-6)，在凹槽203内的第二硅衬底201中刻蚀出预设深度的 空槽204。

作为示例，根据不同射频电感元件所需刻蚀深度，结合步骤1-5)的第一次光刻，进行一 到多次套刻，进一步在凹槽203内第二硅衬底201中刻蚀出对应深度的空槽204。另外，如 所需刻蚀深度为零，则可省去该步骤1-6)。

如图8～图9所示，接着进行步骤7)，键合所述第一绝缘层102及所述第二绝缘层202。

作为示例，在键合前还包括对所述第一硅衬底101及第二硅衬底201进行清洗的步骤。

如图10所示，接着进行步骤1-8)，进行退火工艺使所述第一硅衬底101从剥离界面处 剥离，与所述第一绝缘层102结合的部分作为绝缘体上硅衬底的硅顶层。

作为示例，退火工艺的气氛为N₂气氛。

作为示例，退火工艺的温度范围为400～500℃，以使所述第一硅衬底101从剥离界面处 剥离，在本实施例中，所述退火工艺的温度选用为450℃。

接着，进行步骤1-9)，进行高温(1000～1200℃)退火，以加强所述第一绝缘层102及 所述第二绝缘层202的键合强度。

最后，采用CMP工艺对所述顶层硅表面进行抛光，获得光洁表面的顶层硅。

如图11所示，接着进行步骤2)，通过掩膜光刻于与所述凹槽的对应位置定义器件区域 301，并刻蚀去除器件区域301的顶层硅，露出下方所述绝缘层的上部表面。

如图12～图16所示，最后进行步骤3)，基于CMOS工艺在器件区域301制备射频电感 元件。

作为示例，步骤3)包括：

如图12所示，首先进行步骤3-1)，于所述器件区域301制作下金属电极302。

具体地，首先淀积金属层，然后刻蚀所述金属层形成图形化金属，作为下金属电极302。 所述下金属电极302的材料可以为金、铜、铝等。

如图13所示，然后进行步骤3-2)，于所述器件区域301形成介质台面结构303。

作为示例，所述介质台面结构303的材料为二氧化硅。

如图14所示，接着进行步骤3-3)，于所述介质台面结构303中刻蚀出电极通孔304。

具体地，采用光刻-刻蚀工艺刻蚀所述介质台面结，形成直至所述下金属电极302的电极 通孔304。

如图15～16所示，最后进行步骤3-4)，于所述介质台面结构303表面制作电感线圈305， 并藉由所述电极通孔304实现与下金属电极302的电性连接。

具体地，包括步骤：

步骤3-4-1)，采用如电镀、化学镀等方法于所述电极通孔304内填充导电金属；

步骤3-4-2)，于所述介质台面结构303表面淀积电感金属层；

步骤3-4-3)，刻蚀所述电感金属层，形成电感线圈305，所述电感线圈305藉由所述电 极通孔304实现与下金属电极302的电性连接。

如图15～图16所示，本实施例还提供一种基于绝缘体上硅衬底的射频电感元件，所述射 频电感元件可以应用于巴伦电路、滤波器、振荡器及调谐器中的一种或两种以上，所述射频 电感元件包括：绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅(即上述的第 二硅衬底201)、绝缘层(即上述的第一绝缘层102及第二绝缘层202)及顶层硅(即上述的 第一硅衬底101)，所述绝缘层的下部(即上述的第二绝缘层202)于对应于制备射频电感元 件的位置具有至少直至所述底层硅的凹槽203；器件区域301，所述器件区域301去除了与 所述凹槽203的位置对应的顶层硅，露出下方绝缘层的上部(即上述的第一绝缘层102)表 面；以及射频电感元件，形成于所述器件区域301。

作为示例，所述绝缘层为二氧化硅层，所述绝缘层的下部的厚度为不小于50nm。

作为示例，所述顶层硅的厚度范围为20～2000nm。

作为示例，所述射频电感元件包括：下金属电极302，形成于所述器件区域301表面； 介质台面结构303，形成于所述器件区域301表面；电极通孔304，形成于所述介质台面结构 303中；电感线圈305，形成于所述介质台面结构303上，并藉由所述电极通孔304实现与所 述下金属电极302的电性连接。

如上所述，本发明的基于绝缘体上硅衬底的射频电感元件及其制备方法，具有以下有益 效果：本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。 该器件结构可有效抑制硅衬底导致的电感损耗，并减小了寄生电容，有利于提高了电感器件 的Q值及其谐振频率。此外，该空腔结构还提供了良好的散热条件。本发明的电感元件作为 一种基础元件，适用于众多包含电感模块的集成射频器件中，如巴伦电路、滤波器、振荡器、 调谐器等。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。