一种应用于盖革模式APD探测器的有源淬火电路

摘要

本发明公开了一种应用于盖革模式APD探测器的有源淬火电路，包括nmos管M1、nmos管M2、pmos管M3、nmos管M4、pmos管M5、pmos管M6、nmos管M7、nmos管M8、电容C1、反相器Inv1、反相器Inv2和与非门NAND；其中，nmos管M1的漏极与APD探测器的阳极相连，APD探测器的阴极与反偏高压VB+ex相连。采用反馈结构实现了对APD探测器或者APD阵列的亚纳秒级主动淬火和快速复位，它的淬火时间在亚纳秒级；hold-off时间最大为5ns，且根据实际情况可自行调节；整体电路结构简单紧凑，面积很小，功耗低、速度快，适用于单个或像素级APD探测器的淬火，为APD探测器实现随机连续性探测、延长器件使用寿命提供了可靠保障。

说明书

技术领域

本发明属于激光探测读出电路领域，特别涉及一种应用于盖革模式APD探测器的有 源淬火电路。

背景技术

1953年，K.G.麦克凯和K.B.麦卡菲发现了锗硅光电流的倍增现象。十几年之后，1965 年，第一个雪崩光电二极管(AvalanchePhotoDiode，APD)问世。这种光电器件有着不 同于其它光电器件的优良特性。在超过雪崩电压V_B的反偏电压偏置下，它具备响应单个 光子的能力，有着极高的探测灵敏度。APD是基于内光电效应且具有内部高增益的光电检 测器件，通过光生载流子在高电场作用下形成雪崩效应，从而获得宏观的光电流，是近年 来最具发展前景的光电探测器件。

但过高的灵敏度也为APD的应用带来了很多问题，其中最主要的问题之一就是随之 而来的大雪崩电流。APD探测器的响应电流很大，一般在毫安级，而且这种雪崩是自持式 的，即只要在偏置在反偏高压下，APD探测器产生的雪崩效应就能够一直持续下去，使得 雪崩电流不断增大，最后由于电流热效应使得APD探测器本身永久性烧坏，甚至对后端 电路产生破坏。另外，在有光照条件下，应用于单光子计数的APD器件会产生后脉冲效 应(After-pulsing)，即由于APD器件材料本身的陷阱和缺陷造成的一部分光电子被陷阱捕 获后，在计数完成后再被陷阱释放而造成的伪计数。以上这两种情况都会使APD在应用 中的性能下降。目前，在APD探测器活跃的几大领域中，包括激光3-D成像、量子通信、 生物荧光和医疗等领域，解决APD探测器的大雪崩电流和后脉冲效应，都是APD探测器 应用上的重难点问题。

若要降低APD探测器的雪崩电流和后脉冲效应，就要对APD探测器进行淬火，即在 APD探测器对我们感兴趣的光子信号响应后，降低APD探测器两端的偏置电压，使其低 于雪崩电压V_B，从而使APD探测器不具备再次发生雪崩的能力，直到下一次探测前再将 两端电压复位到雪崩电压V_B以上。目前，一般将APD探测器的淬火技术分为三种，即无 源淬火(PassiveQuenching)、有源淬火(ActiveQuenching)和门控模式(GateMode)。

图1是无源淬火电路(PassiveQuenchingCircuit)示意图。其中，APD探测器的阴极 与反偏电压V_B+ex相连，阳极与淬火电阻R_s的一端相连，淬火电阻的另一端与地相连。当 有光子照射时，APD探测器产生一个很大的雪崩电流，流经电阻R_s使得APD探测器的阳 极电压升高，降低了APD探测器两极间的电压差，实现了对APD探测器的淬火。在被动 淬火模式下，APD探测器的复位时间主要由淬火电阻R_s和APD探测器本身的电容以及电 路的分布电容决定。无源淬火电路的缺点在于R_s的阻值需要很大才能将雪崩过程猝灭，而 且目前的CMOS工艺很难将电阻的阻值做得很精确，同时APD探测器的复位时间一般在 几百纳秒，极大地限制了探测器的探测速率，因此无源淬火电路一般应用于对探测速率要 求不高的场合。

图2是门控模式电路(GateModeCircuit)示意图。APD探测器的阴极与电阻R_L的下 端相连，电阻R_L的上端与电压V_A相连，且该电压V_A通常低于雪崩电压V_B。APD探测器 的阴极还与电容C_g的右极板相连，电容C_g的左极板与脉冲电压源的正端相连，脉冲电压 源的负端与地相连。APD探测器的阳极与电阻R_s的上端相连，电阻R_s的下端与地相连。 无光照时，脉冲电压源输出电压为0，APD探测器的两极偏置电压低于雪崩电压V_B，APD 探测器不工作；有光照时，脉冲电压源同时输出一个高压门脉冲V_g，并通过电容C_g耦合 到APD探测器的阴极，使得APD探测器的两极偏置电压高于雪崩电压V_B，APD探测器 处于工作状态。门控模式可以很好地解决大雪崩电流和后脉冲的问题，但是前提是光子到 达的时间已知，因此这种电路结构只适用于机载平台的俯照式探测，而对于光子到达随机 的前照式探测无法使用，无法实现连续随机探测。

发明内容

针对现有技术，本发明提出了一种专用于工作在盖革模式下APD探测器的有源淬火电 路(AQC)，采用反馈结构实现了对APD探测器的亚纳秒级主动淬火和快速复位，并实现了 hold-off时间可调，整体电路结构简单紧凑，面积很小，为实现像素级APD探测器的快速 淬火和复位、延长APD器件的使用寿命提供了一种高效可行的方案。

为了解决上述技术问题，本发明提出的一种应用于盖革模式APD探测器的有源淬火 电路，包括nmos管M₁、nmos管M₂、pmos管M₃、nmos管M₄、pmos管M₅、pmos管 M₆、nmos管M₇、nmos管M₈、电容C₁、反相器Inv1、反相器Inv2和与非门NAND；各 器件之间的连接关系如下：

所述nmos管M₁的漏极与APD探测器的阳极相连，所述APD探测器的阴极与反偏高 压V_B+ex相连，所述nmos管M₁的漏极还连接至自身的栅极，所述nmos管M₁的源极与所 述nmos管M₂的漏极相连，所述nmos管M₂的栅极与所述反相器Inv1的输出端V_s相连， 所述nmos管M₂的源极与地相连；所述pmos管M₃的源极与外供APD的雪崩电压V_B相 连，所述pmos管M₃的栅极与所述反相器Inv1的输出端V_s相连，所述nmos管M₁的栅极、 反相器Inv1的输入端V₁₃₄和nmos管M₄的漏极相连并联于所述pmos管M₃的漏极，所述 nmos管M₄的栅极与所述与非门NAND的输出端V_reset相连，所述nmos管M₄的漏极与地 相连；所述pmos管M₅的源极与电源电压V_DD相连，所述pmos管M₅的栅极是电路的控 制端V_hold-off，所述pmos管M₅的漏极与所述pmos管M₆的源极相连，所述反相器Inv1的 输出端V_s和所述nmos管M₇的栅极并联于所述pmos管M₆的栅极，所述nmos管M₇的漏 极、nmos管M₈的漏极、电容C₁的上极板、反相器Inv2的输入端V_cap并联于所述pmos 管M₆的漏极，所述nmos管M₇的源极与地相连；所述nmos管M₈的源极与所述电容C₁的下极板、地相连，所述nmos管M8的栅极是电路的输入信号端V_G；所述反相器Inv2的 输出端V₃与所述与非门NAND的第一个输入端相连，所述与非门NAND的第二个输入端 是电路的输入信号端RST，所述与非门NAND的输出端V_reset与所述nmos管M₄的栅极相 连。

进一步讲，

所述nmos管M₁和nmos管M₂的宽长比分别为1um/0.18um、0.66um/0.18um。

所述nmos管M₄的宽长比均大于所述nmosM₁、nmos管M₂和pmos管M₃的宽长比。

所述pmos管M₅的宽长比为2um/0.18um。

所述pmos管M₆的宽为宽长比为0.7um/0.18um。

所述反相器Inv2是低阈值电压的反相器，其阈值电压低于900mV，在700mV～800mV 之间。

与现有技术相比，本发明的有益效果是：

本发明的有源淬火电路能够对工作在盖革模式下的APD探测器或者APD阵列实现快 速高效的淬火。它的淬火时间在亚纳秒级；hold-off时间最大为5ns，且根据实际情况可自 行调节；复位时间只有几十皮秒，几乎可以忽略不计。整体电路结构紧凑，面积小、功耗 低、速度快，适用于单个或像素级APD探测器的淬火，为APD探测器实现随机连续性探 测、延长器件使用寿命提供了可靠保障。

附图说明

图1是无源淬火电路(PassiveQuenchingCircuit)示意图；

图2是门控模式电路(GateModeCircuit)示意图；

图3是本发明有源淬火电路图。

具体实施方式

下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施 例仅对本发明进行解释说明，并不用以限制本发明。

相对于无源淬火电路和门控模式电路，有源淬火电路通用性更强。一般情况下，其设 计思路是将雪崩电流转换为雪崩电压信号，并通过反馈结构使得APD探测器两极间的偏 置电压低于雪崩电压V_B，实现对APD探测器的淬火。同时，雪崩电压信号会开启后面的 hold-off电路对APD探测器进行延时处理，以保证被陷阱捕获的光电子能在这段延时内被 陷阱释放并湮灭，从而降低后脉冲效应。延时结束后，再自动对APD探测器复位，以等 待下一次光子事件的到来。

如图3所示是本发明提出的一种应用于盖革模式APD探测器的有源淬火电路，包括 nmos管M₁、nmos管M₂、pmos管M₃、nmos管M₄、pmos管M₅、pmos管M₆、nmos管 M₇、nmos管M₈、电容C₁、反相器Inv1、反相器Inv2和与非门NAND；各器件之间的连 接关系如下：

所述nmos管M₁的漏极与APD探测器的阳极相连，所述APD探测器的阴极与反偏高 压V_B+ex相连，

所述nmos管M₁的漏极还连接至自身的栅极，所述nmos管M₁的源极与所述nmos管 M₂的漏极相连，所述nmos管M₂的栅极与所述反相器Inv1的输出端V_s相连，所述nmos 管M₂的源极与地相连；

所述pmos管M₃的源极与外供APD的雪崩电压V_B相连，所述pmos管M₃的栅极与 所述反相器Inv1的输出端V_s相连，所述nmos管M₁的栅极、反相器Inv1的输入端V₁₃₄和nmos管M₄的漏极相连并联于所述pmos管M₃的漏极，所述nmos管M₄的栅极与所述 与非门NAND的输出端V_reset相连，所述nmos管M₄的漏极与地相连；

所述pmos管M₅的源极与电源电压V_DD相连，所述pmos管M₅的栅极是电路的控制 端V_hold-off，所述pmos管M₅的漏极与所述pmos管M₆的源极相连，所述反相器Inv1的输 出端V_s和所述nmos管M₇的栅极并联于所述pmos管M₆的栅极，所述nmos管M₇的漏极、 nmos管M₈的漏极、电容C₁的上极板、反相器Inv2的输入端V_cap并联于所述pmos管M₆的漏极，所述nmos管M₇的源极与地相连；

所述nmos管M₈的源极与所述电容C₁的下极板、地相连，所述nmos管M8的栅极是 电路的输入信号端V_G；

所述反相器Inv2的输出端V₃与所述与非门NAND的第一个输入端相连，所述与非门 NAND的第二个输入端是电路的输入信号端RST，所述与非门NAND的输出端V_reset与所 述nmos管M₄的栅极相连。

本发明有源淬火电路的工作过程如下：

在没有光子被探测到时，APD探测器的阳极接地，APD探测器两极间的反偏电压为 V_B+ex，高于雪崩电压V_B，nmos管M₄处于关闭状态，反相器Inv1的输出端V_s输出逻辑电 平“1”。

当有光子被探测到时，APD探测器产生毫安级的雪崩电流，将APD探测器的阳极电 压拉高，超过反相器Inv1的阈值电压的电压V₁₃₄使反相器Inv1的输出端V_s输出逻辑电平 “0”，进而使nmos管M₂关闭、pmos管M₃打开。这样，APD探测器的阳极通过所述pmos 管M₃接到电压V_B，使得APD探测器两极间的偏置电压降为V_B+ex-V_B＝V_ex，小于雪崩电压 V_B，雪崩过程被阻止，完成了对APD探测器的淬火过程。

由于反相器Inv1输出的逻辑电平为“0”，pmos管M₆打开，电容C₁通过pmos管M₅和pmos管M₆充电，充电时间由V_hold-off控制。当V_cap达到了反相器Inv2的阈值，反相器 Inv2的输出由逻辑电平“1”变为逻辑电平“0”。由于与非门NAND的一个输入变为逻辑电平 “0”，因此与非门NAND的输出V_reset变为逻辑电平“1”，进而将nmos管M₄开启。此时， APD探测器的阳极又通过nmos管M₄被拉低到地，直到反相器Inv1的输出端V_s达到了逻 辑电平“1”，从而关闭pmos管M₃。这样，就完成了对APD探测器的延时和复位过程。完 成复位后的APD探测器又可以开始新一轮工作，等待下一次光子事件的到来。

这里需要注意的是：由于APD探测器产生的雪崩电流较大，因此nmos管M₁和nmos 管M₂的宽长比要大一些；同时为了使nmos管M₄能够拉低APD探测器的阳极，nmos管 M₄的宽长比要大于nmos管M₁、nmos管M₂和的宽长比；pmos管M₅的宽长比稍大以提 供大小合适的充电电流；受到工艺厂提供的电容的容值限制，需要调整pmos管M₆的宽以 便延长电容C₁的充电时间；反相器Inv2是低阈值电压的反相器。本发明中提供上述有关 器件的相关参数如表1所示：

表1

nmos管M₁宽长比：1um/0.18um nmos管M₂宽长比：0.66um/0.18um pmos管M₃宽长比：0.5um/0.18um nmos管M₄宽长比：6um/0.18um pmos管M₅宽长比：2um/0.18um pmos管M₆宽0.7(单位：um) 反相器Inv2 电压：760(单位：mV)

本发明中，在电源电压为1.8V、脉冲频率在1GHz以内时均能够对所连接的APD探 测器实现快速淬火、延时和快速复位。

尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式， 上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明 的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保 护之内。