一种基于AMBA总线架构的LPC主机控制器装置

摘要

本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC？1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC？1.1总线协议中规定的DMA周期类型的数据传输。

说明书

技术领域

本发明属于集成电路逻辑设计领域，具体涉及一种基于AMBA (AdvancedMicrocontrollerBusArchitecture)总线架构的LPC(Low PinCount，低管脚数)主机控制器(HOST控制器)装置，实现了 AMBA总线架构上的各个总线与LPC总线之间的数据通信。

背景技术

LPC总线是Intel公司定义的一个数据地址命令多路复用总线， 工作频率为33MHz。在工业计算机领域，LPC总线已经取代了ISA 等接口成为一种标准接口。

目前许多LPC主机控制器都是基于PCI-Express架构或自定义专 用总线架构的方法来实现某装置与LPC设备数据通信功能。对于 PCI-Express架构的LPC主机控制器，由于PCI-Express协议的复杂 性使得LPC主机控制器的实现具有较大的难度，而对于自定义专用 总线架构的LPC控制器，其专用性限制了它只能被应用在某一特定 的专用场合，不具备通用性；此外在实现DMA(DirectMemory Access，存储器直接访问)功能时需要借助额外的DMA控制器，该 额外的DMA控制器非LPC主机控制器专用，还要满足系统中的其 他部件的DMA服务需求。因此，基于上述两种架构的LPC主机控 制器开发难度大，可移植性较差，DMA服务效率低下等缺点亟待解 决。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提 供一种基于AMBA总线架构的LPC主机控制器装置，其实现了 AMBA总线架构上的各个总线与LPC总线之间的数据通信。

根据本发明，提供了一种基于AMBA总线架构的LPC主机控制 器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总 线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、 AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块； 其中AHB总线接口和LPC总线接口之间实现了LPC1.1总线协议中 规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI 总线接口和LPC总线接口之间实现了LPC1.1总线协议中规定的 DMA周期类型的数据传输。

优选地，AHB从接口模块与AHB总线相连，用于接收来自AHB 总线上的读写请求并实现相关数据的传输；AXI主接口模块与AXI 总线相连，用于向AXI总线发起读写请求并实现相关数据的传输； LPC总线接口模块用于实现与LPC设备的线路连接；LPC主模块遵 循LPC1.1协议的规定，用于实现输入输出、存储器、固件周期和 DMA周期的读写请求的检测、仲裁、执行和异常处理，以及串行中 断的模式切换、请求检测和清除处理；DMA引擎模块用于实现DMA 请求的检测、通道仲裁、DMA服务启动和请求取消处理。

优选地，所述LPC主机控制器装置采用带外中断信号以及寄存 器查询/轮询的中断机制来处理LPC设备的串行中断。

优选地，所述LPC主机控制器装置支持输入输出、存储器、固 件存储和DMA四种周期类型，其中在所述LPC主机控制器装置内 部实现4通道的LPC专用DMA控制器，以同时支持2个带DMA功 能的LPC设备。

优选地，对于IO或存储周期，如果AHB总线上的数据位宽为 16比特或32比特，则LPC主模块自动将AHB总线的请求拆分为2 个或4个LPC总线的IO或存储周期请求。

优选地，所述LPC主机控制器装置支持256MB的闪存存储器寻 址空间和64MB固件闪存寻址空间。

优选地，所述LPC主机控制器装置利用编程逻辑器件或专用集 成电路实现。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明 有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的基于AMBA总线 架构的LPC主机控制器装置的原理框图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意， 表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似 的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附 图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明优选实施例的基于AMBA总线 架构的LPC主机控制器装置的原理框图。

如图1所示，根据本发明优选实施例的基于AMBA总线架构的 LPC主机控制器装置用于实现AMBA总线架构上的各个总线与LPC 总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模 块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎 模块(即LPCDMA模块)。

可以看出，该控制器装置提供了3个对外接口(一个LPC总线 接口、一个AHB总线接口和一个AXI总线接口)。其中AHB总线接 口和LPC总线接口之间实现了LPC1.1总线协议中规定的IO(输入 输出)、存储器、固件三种周期类型的数据传输，而AXI总线接口和 LPC总线接口之间实现了LPC1.1总线协议中规定的DMA周期类型 的数据传输。

其中，AHB从接口模块与AHB总线相连，用于接收来自AHB 总线上的读写请求并实现相关数据的传输；AXI主接口模块与AXI 总线相连，用于向AXI总线发起读写请求并实现相关数据的传输； LPC总线接口模块用于实现与LPC设备的线路连接；LPC主模块遵 循LPC1.1协议的规定，用于实现IO/存储器/固件周期和DMA周期 的读写请求的检测、仲裁、执行和异常处理，以及串行中断的模式切 换、请求检测和清除等处理。DMA引擎模块用于实现DMA请求的 检测、通道仲裁、DMA服务启动和请求取消等处理。

在具体操作时，AHB从接口模块接受来自AHB总线上的AHB 主所发出读写请求(包含IO、存储器、固件和内部寄存器读写这四 种类型的请求)，该请求与来自DMA引擎模块的LPCDMA请求一 起传至LPC主模块后进行仲裁，然后LPC主模块例如按照LPC1.1 协议的规定来执行IO、存储器、固件和DMA这四个周期请求中的某 一个，并通过LPC总线接口来实现与外部LPC设备间的数据通信。

对于IO或存储周期，若AHB总线上的数据位宽为16比特或32 比特，则LPC主模块还将负责自动将AHB总线的请求拆分为2个或 4个LPC总线的IO或存储周期请求。

对于DMA传输，专用的DMA引擎模块支持4个通道并发执行 且同时支持2个带DMA功能的LPC设备。DMA流程是LPC设备通 过相应引脚(例如LDRQ#引脚)经由LPC总线接口向LPC主模块申 请DMA服务，该请求被转至DMA引擎模块进行仲裁；如果该请求 是DMA写请求，则DMA引擎模块先向LPC主模块发出DMA读请 求，LPC主模块仲裁成功后执行DMA写周期，通过LPC总线接口 将LPC设备的数据读进来并传给DMA引擎模块，DMA引擎模块收 到数据后便向AXI主模块发起写请求，通过AXI主模块将数据写入 AXI总线上的主存中，最后LPC主模块在内部寄存器中登记DMA 完成标志位至此DMA写结束；如果该请求是DMA读请求，则DMA 引擎模块先向AXI主模块发出读请求，通过AXI主模块从AXI总线 上的主存中读出数据，然后将数据转发给LPC主模块，LPC主模块 执行DMA读周期，通过LPC总线接口将数据传给LPC设备，最后 LPC主模块在内部寄存器中登记DMA完成标志位，至此DMA读结 束。

优选地，本发明的LPC主机控制器所采取的中断机制是INT中 断(边带信号)加寄存器轮询的机制。具体流程是，对于DMA读， 如上述流程所述，当最后一批数据由LPC总线接口传输给LPC设备 后，LPC设备通过相应引脚(例如SIRQ#引脚)上报串行中断，LPC 主模块收到此串行中断后产生一个INT中断(边带信号)上报外部 的中断系统，中断系统通过AHB总线查询内部寄存器中的中断寄存 器和DMA完成标志寄存器，以此来确认DMA读的完成；对于DMA 写，如上述流程所述，当最后一批数据由LPC设备传至LPC主模块 中后，LPC设备通过相应引脚(例如SIRQ#引脚)上报串行中断， LPC主模块收到此串行中断后产生一个INT中断(边带信号)上报 外部的中断系统，此时，数据还暂存在LPC主模块中，尚未真正被 写入AXI总线上的主存中，所以外部中断系统此时只能查询到中断 寄存器中有LPC中断(SIRQ中断)，但DMA完成标志寄存器显示 的是DMA未完成，故外部中断系统需等待，直到AXI主将最后一批 数据传给AXI总线上的主存，并收到完成响应后，才再次查询寄存 器中的DMA完成标志位，以此来确认DMA写的完成。

本发明的LPC主机控制器支持256MB的闪存存储器寻址空间和 64MB固件闪存寻址空间。

例如，为了使得LPC主机控制器装置支持输入输出、存储器、 固件存储和DMA四种周期类型，其中在所述LPC主机控制器装置 内部实现4通道的LPC专用DMA控制器，以同时支持2个带DMA 功能的LPC设备。例如，该LPC主机控制器装置可作为IP移植到可 编程逻辑器件(FPGA或CPLD)中或专用集成电路ASIC中。

本发明采用了被业界广泛采用的AMBA总线架构，不再依附于 复杂的PCI-Express或自定义专用总线架构，在降低了开发难度的同 时也大大增强了其易移植于各类平台的通用性，此外，其内部集成的 专用DMA引擎使得DMA传输更加快速高效。

可以采用可编程逻辑器件(FPGA或CPLD)或专用集成电路 ASIC实现根据本发明优选实施例的基于AMBA总线架构的LPC主 机控制器装置。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述 实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言， 在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容 对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的 等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均 仍属于本发明技术方案保护的范围内。