上电时序控制电路、控制方法、供电装置及电子终端

摘要

本发明提供上电时序控制电路、控制方法、供电装置及电子终端，该电路包括：触发单元，包括第一触发器及第二触发器；每个触发器的两个输入端分别连接有一延时电路使输出电源控制信号的延时为两个输入端信号的延时之和，通过两个触发器的输出信号分别输出电源驱动信号以驱动电源单元，各电源驱动信号间的延时差形成电源单元的上电时序，实现精确的上电时延控制和安全上电时序。

说明书

技术领域

本发明涉及电源控制技术领域，特别是涉及上电时序控制电路、控制方法、供电装置及 电子终端。

背景技术

在多电源电子系统中，IC芯片集成度提高，复杂度及数量也大大增加。为保证多电源电 子系统正常上电，并能正常稳定可靠的工作，必须对电源上电时序进行控制。同时，电源时 序控制对消除复杂IC芯片的闩锁效应也尤其重要。不合理的上电时序会影响IC芯片的工作 寿命及多电源电子系统的工作稳定性。

在现有技术中，控制多电源的上电时序的方案主要有以下三种：第一种是利用电源模块 的使能端控制；第二种是通过调整电源缓启动电路的时间常数进行控制上电；第三种是利用 专用的上电时序控制器。

第一种方案是利用前级上电的电源输出控制串联的二极管导通截止，直接控制后端的电 源电路使能，该方法的主要特点是电路简单，适合二到三路电源且各个电源基本要求同时上 电。由于只是简单的二极管作为开关控制电路，无法控制各路电源上电的时延，且工作不可 靠，当电源本身上电时序和期望值相差比较大时容易将二极管烧毁。

第二种方案是通过调整电源缓启动电路的时间常数进行控制上电，用于多路电源由各分 离的电源模块提供的情况，各电源模块采用分离的缓启动电路控制输出电源的上电次序，但 由于各模块的启动时间和上电时间各不相同，缓启动电路所设置的时间参数不能适用于不同 厂家的电源模块，可控性较差，同时对于先上电的电源电压是采用后上电的电源电压转换而 成的电源方案，依然无法采用这种方法。

第三种方案通过电源上电时序控制器CPLD等可编程逻辑器件控制各路电源的上电顺 序及时序。CPLD控制器在终端产品上面很少独有，单独为上电时序增加CPLD控制器就是 增加物料成本和软件开发成本，把处理方案复杂化了。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供上电时序控制电路、控制方法、 供电装置及电子终端，用于解决现有技术中上电时序控制不可靠或成本高的问题。

为实现上述目的及其他相关目的，本发明提供一种上电时序控制电路，包括：触发单元， 包括第一触发器及第二触发器；所述第一触发器的两个输入端分别连接有第一延时的第一延 时电路及第二延时电路，其中，所述第一延时电路用于设定第一延时，第二延时电路用于设 定第二延时，以使所述第一触发器的至少一第一输出端所输出的第一电源驱动信号的延时为 所述第一延时及第二延时之和；所述第二触发器的两个输入端分别连接有第三延时电路及第 四延时电路；其中，所述第三延时电路用于设定第三延时，第四延时电路用于设定第四延时， 以使所述第二触发器的至少一第二输出端所输出的第二电源驱动信号的延时为所述第三延时 及第四延时之和；所述第一触发器的输出端及所述第二触发器的输出端分别连接一路电源单 元，以通过所述第一电源驱动信号和第二电源驱动信号间的延时差形成两路电源单元的上电 时序。

于本发明的一实施例中，所述第一延时电路、第二延时电路、第三延时电路及第四延时 电路为RC延时电路。

于本发明的一实施例中，所述电源单元包括：电源芯片；所述第一输出端及第二输出端 连接电源芯片的方式包括：连接于电源芯片的使能端以控制电源芯片的输出。

于本发明的一实施例中，所述电源单元的输出端经开关器件引出供连接负载的负载端， 所述开关器件具有控制端；所述第一输出端第二输出端连接电源芯片的方式包括：连接所述 开关器件的控制端，以控制所述开关器件的通或断来控制电源芯片与负载连接的通或断。

于本发明的一实施例中，所述开关器件为MOS管，所述控制端为所述MOS管的栅极。

于本发明的一实施例中，所述开关器件为N沟道MOS管，其源极连接所述电源单元的 输出端，漏极连接所述负载端；所述第二输出端连接所述MOS管的栅极且经过上拉电阻接 至所述MOS管的源极。

于本发明的一实施例中，所述电源单元为DC-DC电源转换器。

为实现上述目的及其他相关目的，本发明提供一种供电装置，包括：所述的上电时序控 制电路；以及各所述电源单元。

为实现上述目的及其他相关目的，本发明提供一种电子终端，包括：所述的供电装置。

为实现上述目的及其他相关目的，本发明提供一种上电时序控制方法，应用于所述的上 电时序控制电路。

如上所述，本发明的上电时序控制电路、控制方法、供电装置及电子终端，实现精确的 上电时延控制和安全上电时序。

附图说明

图1显示为本发明于一实施例中的上电时序控制电路的模块原理示意图。

图2显示为本发明于一实施例中的上电时序控制电路的电路原理示意图。

图3a及3b显示为本发明于一实施例中的上电时序控制电路连接两路电源单元的电路原 理示意图。

图4a及4b显示为本发明于又一实施例中的上电时序控制电路连接两路电源单元的电路 原理示意图。

元件标号说明

1上电时序控制电路

11触发单元

111第一触发器

112第二触发器

12第一延时电路

13第二延时电路

14第三延时电路

15第四延时电路

2电源单元

3电源单元

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征 可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图 式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实 际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复 杂。

如图1所示，本发明提供一种上电时序控制电路1，包括：触发单元11，包括第一触发 器111及第二触发器112；所述第一触发器111的两个输入端分别连接有第一延时的第一延 时电路12及第二延时电路，其中，所述第一延时电路12用于设定第一延时，第二延时电路 用于设定第二延时，以使所述第一触发器111的至少一第一输出端所输出的第一电源驱动信 号的延时为所述第一延时及第二延时之和；所述第二触发器112的两个输入端分别连接有第 三延时电路14及第四延时电路15；其中，所述第三延时电路14用于设定第三延时，第四延 时电路15用于设定第四延时，以使所述第二触发器112的至少一第二输出端所输出的第二电 源驱动信号的延时为所述第三延时及第四延时之和；所述第一触发器111的输出端及所述第 二触发器112的输出端分别连接一路电源单元，以通过所述第一电源驱动信号和第二电源驱 动信号间的延时差形成两路电源：即第一电源单元2和第二电源单元3的上电时序。

如图2所示，提供一具体的上述电路实现的实施例：

所述第一延时电路、第二延时电路、第三延时电路及第四延时电路为RC延时电路，所 述触发单元例如为双触发型施密特触发器芯片，所述触发器芯片型号例如为 CD74HC123NSR，由两块施密特触发器组成，当然在其他实施例中亦可为其他类型触发器； 从而，构成由四个RC延时电路和一颗双触发的施密特触发器芯片(U5)组合，在本实施例 中，两路电源控制仅是举例，在其他实施例中，亦可有更多块施密特触发器而对应控制更多 路电源，数量并非以本实施例为限；四个RC延时电路分为两路A和B，A和B各有两个RC 输入延时电路和一个输出控制管脚，具体来说：

A路的输出控制是图中Power1_CTRL，即第一电源驱动信号，两个输入RC延时电路A1 和A2分别是R23、C25和R22、C24，Power1_CTRL的时间TA＝TA1+TA2；

B路的输出控制是Power2_CTRL，即第二电源驱动信号，两个输入RC延时电路B1和 B2分别是R24、C26和R5、C5，Power2_CTRL的时间TB＝TB1+TB2；

RC延时时间计算公式：T＝-R*C*ln((E-V)/E)；

其中，“-”是负号，电阻R和电容C是RC串联延时电路的主要器件，R的单位是欧姆， C的单位是法拉，E是串联电阻和电容之间的电压值，V是电容充电或者放电过程中要达到 的电压值，ln是自然对数。

通过以上计算公式，E在本发明中的电压是VDDH即3.3V，V在本发明中的电压是CMOS 电平Vih＝2.4V，延时时间与电阻值、电容值成正比，也就是只需要调整电阻电容值就可以确 定具体的延时时间，延时时间体现在A路的输出控制Power1_CTRL和B路的输出控制 Power2_CTRL的时间差t，t＝TA-TB，下面分别计算A1、A2、B1和B2的时间：

A1＝-R*C*ln((E-V)/E)＝-100000欧姆*0.00001法拉*ln0.27＝13秒

A2＝-R*C*ln((E-V)/E)＝-100000欧姆*0.00001法拉*ln0.27＝13秒

B1＝-R*C*ln((E-V)/E)＝-10000欧姆*0.000001法拉*ln0.27＝0.13秒

B2＝-R*C*ln((E-V)/E)＝-10000欧姆*0.000001法拉*ln0.27＝0.13秒

TA＝TA1+TA2＝26秒；

TB＝TB1+TB2＝0.26秒；

t＝TA-TB＝25.74秒，也即是说，本实施例中，两路电源输出的延时差是25.74秒，当然， 本实施例中仅展示两路电源驱动信号，在其他实施例中，可提供更多路的电源驱动信号，以

以下再结合图示提供关于所述上电时序控制电路所连接电源单元的实施例：

实施例1：

在一实施例中，如图3a及3b所示，所述电源单元为DC-DC电源转换器；

所述电源单元包括：电源芯片(即图中U6和U23)；所述第一输出端及第二输出端连 接电源芯片的方式包括：连接于电源芯片的使能端(EN)以控制电源芯片的输出

具体如图所示，U6和U23分别是两路DCDC(直流转换电源)，这两路电源使能控制 输出分别由Power1_CTRL的时间TA和Power2_CTRL的时间TB决定，由于TA和TB有时 间差，这个时间差正是两路电源输出的时序。

图中R25和R242是100K弱下拉，给U6和U23的使能管脚提供一个不输出的初始状态， 使U6和U23不输出。等TA时间到达时，Power1_CTRL提供高电平，驱动U6开始输出直 流电；等TB时间到达时，Power2_CTRL提供高电平，驱动U23开始输出直流电。完成时序 控制；该控制方式的优点是直接控制DC-DC(直流转换电源)，不需要额外器件成本低，适 合小负载电流低成本方案的时序控制方案。

实施例2：

在又一实施例中，如图4a及图4b所示，所述电源单元(DC-DC)的输出端经开关器件 (Q5和Q6)引出供连接负载的负载端，所述开关器件为Q5和Q6是受控电源MOS管，开 启点由Power1_CTRL和Power2_CTRL的时间决定，R241和R243是100K弱上拉，给Q5 和Q6提供一个截止的初始状态，当MOS管截止时，负载R240和R245没有上电。

本实施例的时序控制方式同上实施例1类似，但控制点是在负载前端(连Vout)，也就 是让DC-DC(直流转换电源)先完成空载启动；该控制方式的优点是不带负载上电可减小开 机浪涌电流，避免大的浪涌电流对负载的损伤，适合大负载电流的时序控制需求。

在其他实施例中，本发明提供还可一种供电装置，包括：所述的上电时序控制电路；以 及各所述电源单元；本发明还可提供一种电子终端，包括：所述的供电装置。

所述供电装置例如为外置电源，或者内置电源部件等，所述电子终端例如为室内电信终 端，例如路由器等。

另外，还可本发明提供一种上电时序控制方法，应用于所述的上电时序控制电路，用于 通过控制各所述延时来实现电源单元的时序控制。

如上所述，本发明的上电时序控制电路、控制方法、供电装置及电子终端，实现精确的 上电时延控制和安全上电时序。本发明有效克服了现有技术中的种种缺点而具高度产业利用 价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。