一种利用负阻提高运放增益的方法

摘要

本发明提供一种利用负阻提高运放增益的方法，在运放第一级的输出端加入由多个交叉耦合NMOS差分对组成的负阻单元，每对差分对由片上运放增益检测控制环路产生的N位运放负阻单元控制信号SW控制NMOS管源端是否接地。这样，就可以在芯片使用过程中根据具体情况控制负阻阻值大小，从而可以在保证运放稳定性的前提下达到目标增益值。本发明不额外增加功耗，对低功耗设计有重要意义。

说明书

技术领域

本发明属于运放设计领域，涉及一种利用负阻提高运放增益的方法。

背景技术

高增益运放在反馈系统中有着广泛的需求，以高精度流水线型模数转换器 为例，流水级中的高增益运放是保证转换精度的重要条件。为了提高运放增益， 带增益自举的两级运放是通常会采用的运放结构，如图1所示。为了满足越来 越高的增益要求，设计中需要更大的器件尺寸更高的功耗，而这在目前的低功 耗应用中显然是无法忍受的。

发明内容

本发明提供一种利用负阻提高运放增益的方法，不额外增加功耗，对低功 耗设计有重要意义。

本发明的技术方案如下：

一种利用负阻提高运放增益的方法，包括如下步骤：

步骤1，设置负阻单元；所述负阻单元设置在运放第一级的输出端，由多 个交叉耦合的NMOS差分对组成；

步骤2，构建片上运放增益检测控制环路；由所述片上运放增益检测控制 环路产生N位运放负阻单元控制信号SW，对所述负阻单元的每对差分对的NMOS 管的源端是否接地进行控制；

所述片上运放增益检测控制环路由运放、第一模数转换器、第二模数转换 器、数字处理模块、开关、第一至第四电阻组成；其中运放为电路中实际使用 的运放的复制，第一电阻一端、第二电阻一端、第三电阻一端、第一模数转换 器输入端共接于X点，第二电阻另一端、运放输出端、第二模数转换器输入端 共接于Y点，第三电阻另一端、第四电阻一端、运放反相输入端共接于P点， 第四电阻另一端、运放同相输入端共接于V1电压，第一电阻另一端通过开关 接于V2电压或V3电压，第一模数转换器、第二模数转换器的输出端连接数字 处理模块输入端，数字处理模块输出N位运放负阻单元控制信号SW；

步骤3，N位运放负阻单元控制信号SW的计算与调节，包括步骤3a～3e；

步骤3a，设置N位运放负阻单元控制信号SW的初始值为0；

步骤3b，令第一电阻通过开关接V2电压，通过第一模数转换器和第二模 数转换器分别检测X点和Y点的电压得到D_X_1、D_Y_1；

步骤3c，切换开关，令第一电阻连接V3电压，通过第一模数转换器和第 二模数转换器分别检测X点和Y点的电压得到D_X_2、D_Y_2；

步骤3d，根据所述片上运放增益检测控制环路得到公式如下，其中Vos 是运放运放的输入失调电压，V_s0由开关控制与V2或者V3相等；

$V1-VP=\frac{R4}{R3+R4}·(V1-VX)---\left(1\right)$

VY＝A_op·(V1-VP-V_os)(2)

$VY\approx 2·VX-\frac{R2}{R1}·V\_s0---\left(3\right)$

当V_s0＝V2，得到

$VY1=A_{op}·[\frac{R4}{R3+R4}·(V1-VX1)-V_{os}]---\left(4\right)$

当V_s0＝V3，得到

$VY2=A_{op}·[\frac{R4}{R3+R4}·(V1-VX2)-V_{os}]---\left(5\right)$

公式(4)-公式(5)得到运放实际增益：

$A_{op}=20\lg (\frac{VY1-VY2}{VX2-VX1}·\frac{R3+R4}{R4})---\left(6\right)$

VX与VY经过模数转换器量化得到：

$A_{op}=20\lg (\frac{D\_Y\_1-D\_Y\_2}{D\_X\_2-D\_X\_1}·\frac{R3+R4}{R4})---\left(7\right)$

数字处理模块根据公式(7)计算得到运放实际增益Aop；

步骤3e，如果运放实际增益Aop小于运放目标增益A，则增加输出N位运 放负阻单元控制信号SW中高电平位数；再次检测运放增益，如果此时运放实 际增益Aop大于运放目标增益A，则对N位运放负阻单元控制信号SW的计算结 束；如果运放实际增益Aop仍然小于运放目标增益A，则再次增加N位运放负 阻单元控制信号SW的高电平位数，循环直到运放实际增益Aop大于运放目标 增益A。

本发明的有益技术效果是：

本发明在运放第一级的输出端加入由多个交叉耦合NMOS差分对组成的负 阻单元，每对差分对由片上运放增益检测控制环路产生的N位运放负阻单元控 制信号SW控制NMOS管源端是否接地，可以在芯片使用过程中根据具体情况控 制负阻阻值大小，从而可以在保证运放稳定性的前提下达到目标增益值。

本发明的优点将在下面具体实施方式部分的描述中给出，部分将从下面的 描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是现有的两级运放结构图。

图2是采用本发明的两级运放结构图。

图3是本发明的负阻单元结构图。

图4是本发明的片上运放增益检测控制环路结构图。

图5是本发明的N位运放负阻单元控制信号SW计算过程图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

如图2所示是本发明的运放结构图。在运放第一级的输出端，加入如图3 所示的负阻单元。负阻单元包括一对NMOS管，交叉耦合构成正反馈，于是输 出阻抗为负。假设运放本身输出阻抗是r₀，负阻单元的输出阻抗是-1/g_m，那 么加入负阻单元后的运放整体输出阻抗为：

$r=\frac{r_0}{1-g_m·r_0}$

可以看到，在保证g_m·r₀<1的条件下，运放的输出阻抗得到了提高。并 且，通过负阻单元中NMOS管g_m的选取，可以将输出阻抗提高任意倍数。

然而，当g_m·r₀≥1时，运放不再工作在稳定状态。因此，考虑到工艺参 数偏差、工作环境温度变化等因素的影响，为了保证带负阻单元的运放工作稳 定，g_m值需要选择在一个相对保守的区域，而这不利于充分发挥负阻提高增益 的潜力。

本发明中的负阻单元由多个交叉耦合NMOS差分对组成，每对差分对由N 位运放负阻单元控制信号SW控制NMOS管源端是否接地。这样，就可以在芯片 使用过程中根据具体情况控制负阻阻值大小，从而可以在保证运放稳定性的前 提下达到目标增益值。

本发明的N位运放负阻单元控制信号SW由如图4所示的片上运放增益检 测控制环路产生。复制电路中实际使用的运放得到图4中的运放A_op；模数转 换器ADC1、ADC2分别检测X点和Y点的电压得到D_X和D_Y；数字处理模块 DSP根据模数转换器ADC1、ADC2的输出计算运放实际增益Aop，将运放实际增 益Aop与运放目标增益A比较得到N位运放负阻单元控制信号SW；SW控制连 入运放的负阻单元个数。

根据图4电路得到公式如下，其中Vos是运放A_op的输入失调电压，V_s0 由开关控制与V2或者V3相等。

$V1-VP=\frac{R4}{R3+R4}·(V1-VX)---\left(1\right)$

VY＝A_op·(V1-VP-V_os)(2)

$VY\approx 2·VX-\frac{R2}{R1}·V\_s0---\left(3\right)$

当V_s0＝V2，得到

$VY1=A_{op}·[\frac{R4}{R3+R4}·(V1-VX1)-V_{os}]---\left(4\right)$

当V_s0＝V3，得到

$VY2=A_{op}·[\frac{R4}{R3+R4}·(V1-VX2)-V_{os}]---\left(5\right)$

(4)-(5)得到运放增益：

$A_{op}=20\lg (\frac{VY1-VY2}{VX2-VX1}·\frac{R3+R4}{R4})---\left(6\right)$

VX与VY经过ADC量化得到：

$A_{op}=20\lg (\frac{D\_Y\_1-D\_Y\_2}{D\_X\_2-D\_X\_1}·\frac{R3+R4}{R4})---\left(7\right)$

这里，根据不同的运放目标增益，合理选择R3、R4电阻比例可以有效降 低AD量化所需的量化精度。

具体的N位运放负阻单元控制信号SW计算过程如图5所示。

首先，设置N位运放负阻单元控制信号SW初始值为0；电阻R1左端通过 开关S0接V2电压，通过模数转换器ADC1、ADC2得到X点和Y点电压的量化 值D_X_1、D_Y_1；切换开关S0，令电阻R1左端连接V3电位，得到模数转换 器ADC1、ADC2输出D_X_2、D_Y_2；数字处理模块DSP根据上述公式(7)计算 得到运放实际增益Aop；如果Aop小于运放目标增益A，则增加输出N位运放 负阻单元控制信号SW中高电平位数；再次检测运放增益，如果运放实际增益 大于运放目标增益，则N位运放负阻单元控制信号SW计算结束，如果Aop<A， 则再次增加N位运放负阻单元控制信号SW高电平位数，循环直到Aop>A。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以 理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到 的其他改进和变化，均应认为包含在本发明的保护范围之内。