具有静电放电保护结构和光子源的集成电路

摘要

说明一种具有ESD保护结构和光子源的集成电路。一种实施方式包括电路部分，它与第一连接端子和与第二连接端子连接并且可在第一连接端子和第二连接端子之间的电压差大于+10V和小于-10V的情况下运行。此外该集成电路包括ESD保护结构，其适合保护电路部分免遭在第一连接端子和第二连接端子(108)之间的静电放电，其中该ESD保护结构能够以第一和第二连接端子之间大于+10V和小于-10V的电压差运行而不点燃。ESD保护结构与光子源电气和光学耦合，使得在ESD脉冲负荷的情况下从光子源发射的光子可在ESD保护结构内被吸收并且借助通过被吸收的光子产生的电子空穴对可引起雪崩击穿。

说明书

背景技术

防范静电放电的保护结构(ElectrostaticDischarge(ESD)保护结构)在半 导体技术中广为传播，用以在装配和运行期间保护电路块免遭静电放电。ESD 保护结构应该能够快速地和可靠地导出放电电流，以便防止通过放电电流损坏 要保护的电路块。

这里参照ESD测试标准说明ESD保护结构的保护特性。除部件层面或者 IC层面(IntegratedCircuit，集成电路)上的ESD测试标准、例如根据人体模型 (HBM)的测试外，该测试例如由ESD协会&JEDEC固态技术协会标准化， ESD测试标准特别是在系统层面上对ESD保护结构提出高的要求。系统层面上 的常见的ESD标准是IEC61000-4-2。通过系统层面上的ESD标准对ESD保护 结构的特别高的要求例如在2kv的负载电压下比较从这些标准得到的尖峰电流 和上升时间的情况下十分明显。根据人体模型(HBM)的ESD脉冲在2kv的 负载电压下在约2-10ns上升时间情况下带来约1.3A的尖峰电流，而根据IEC 标准的ESD脉冲在2kv的负载电压下在典型的小于1ns的上升时间情况下得到 超过6安培的尖峰电流。因此特别是在应该满足对系统层面上的ESD测试标准 的要求的集成电路中对ESD保护结构提出如快速的反应时间和高鲁棒性的特别 的要求。

发明内容

本发明的任务是，说明一种具有ESD设备的集成电路，所述ESD设备满 足上面的要求。

该任务通过独立权利要求的教导加以解决。扩展是从属权利要求的主题。

附图说明

下面根据附图详细说明本发明的实施方式。附图未按照比例绘制。不同的 实施方式的特征可以互相组合，只要它们不互相排斥。相似的或一致的附图标 记可以用于表示相似的或一致的部分。

图1表示集成电路的一部分的示意电路图，其中一个电路部分通过ESD保 护结构和与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉 冲。

图2A表示在图1中表示的、具有两个反串联的ESD保护二极管的ESD 保护结构的一种实施方式。

图2B表示在图1中表示的、具有在具有微小的泄漏电流和微小的电容的 连接端子上的ESD保护二极管的ESD保护结构的一种实施方式。

图3A表示在图1中表示的光子源的一种实施方式，其中光子可以通过在 硅内在流通方向上运行的pn结的载流子重新组合而从光子源发射。

图3B表示在图1中表示的光子源的另一种实施方式，其中光子可以通过 在硅内以电气击穿运行的pn结的载流子加速而从光子源发射。

图4表示半导体体身的示意的横截面，在该半导体体身内构造ESD保护结 构和光子源并且它们具有小于50μm的横向距离。

图5表示根据一种实施方式的形式为LIN(LocalInterconnectNetwork(局 部互联网络))收发器的单端收发器的一部分的示意的电路图，其中一个电路部 分通过ESD保护结构和与该ESD保护结构电气和光学耦合的光子源保护以免 遭静电放电脉冲。

图6表示根据一种实施方式的形式为CAN(ControllerAreaNetwork(控制 器区域网络))收发器的差分收发器的一部分的示意的电路图，其中一个电路部 分通过ESD保护结构和与该ESD保护结构电气和光学耦合的光子源保护以免 遭静电放电脉冲。

图7表示根据一种实施方式的形式为FlexRay收发器的差分收发器的一部 分的示意的电路图，其中一个电路部分通过ESD保护结构和与该ESD保护结 构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图8表示根据一种实施方式的具有高压输入管脚或者容忍过压的输入管脚 的集成电路的一部分的示意的电路图，其中一个电路部分通过ESD保护结构和 与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图9表示根据一种实施方式的具有高压输出管脚或者容忍过压的输出管脚 的集成电路的一部分的示意的电路图，其中一个电路部分通过ESD保护结构和 与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图10表示根据另一种实施方式的具有高压输出管脚或者容忍过压的输出 管脚的集成电路的一部分的示意的电路图，其中一个电路部分通过ESD保护结 构和与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图11表示根据另一种实施方式的具有高压输出管脚或者容忍过压的输出 管脚的集成电路的一部分的示意的电路图，其中一个电路部分通过ESD保护结 构和与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图12表示根据另一种实施方式的具有按照PSI5(PeripheralSensorInterface 5(外设传感器接口5))和/或DSI(DistributedSystemInterface(分布式系统接 口))的集成电路的一部分的示意的电路图，其中一个电路部分通过ESD保护 结构和与该ESD保护结构电气和光学耦合的光子源保护以免遭静电放电脉冲。

图13表示具有传感器接口的集成电路的一部分的示意的电路图，其中一个 电路部分通过ESD保护结构和与该ESD保护结构电气和光学耦合的光子源保 护以免遭静电放电脉冲。

图14表示具有高压输入管脚-监视器接口的集成电路的一部分的示意的电 路图，其中一个电路部分通过ESD保护结构和与该ESD保护结构电气和光学 耦合的光子源保护以免遭静电放电脉冲。

图15表示具有低侧开关促动器接口的集成电路的一部分的示意的电路图， 其中一个电路部分通过ESD保护结构和与该ESD保护结构电气和光学耦合的 光子源保护以免遭静电放电脉冲。

图16表示具有高侧开关促动器接口的集成电路的一部分的示意的电路图， 其中一个电路部分通过ESD保护结构和与该ESD保护结构电气和光学耦合的 光子源保护以免遭静电放电脉冲。

图17表示具有半桥或者全桥促动器接口的集成电路的一部分的示意的电 路图，其中一个电路部分通过ESD保护结构和与该ESD保护结构电气和光学 耦合的光子源保护以免遭静电放电脉冲。

具体实施方式

在下面的详细说明中参照附图，附图构成本公开的一部分并且在其内为图 示的目的表示其中能够实施本发明的特定的实施例。应该理解，能够使用另外 的实施例和进行结构的或者逻辑的改变，而不偏离本发明的范围。例如可以在 其他的实施例中或者联合其他的实施例使用为一个实施例图示或者说明的特 征，以便再获得另一个实施例。意图在于，本发明包括这种修改和改变。这些 例子借助专门的用语加以说明，所述用语不应该作为限制所附权利要求的范围 理解。附图不按照比例绘制而仅用于图示的目的。为清楚起见，在不同的附图 中给相同的元件提供相应的附图标记，如果不另外说明的话。

概念“具有”、“包含”、“包括”等是开放的概念，这些概念说明规定的结构、 元件或者特征的存在，然而不排除附加的元件或者特征。不定冠词和定冠词应 该既包括复数也包括单数，如果这一关系未清楚地另外说明。

概念“电气连接”说明电气连接的元件之间的一种永久的低欧姆的连接，例 如所涉及的元件之间的直接的接触或者通过金属和/或高掺杂的半导体的低欧姆 的连接。

图1表示根据一种实施方式的集成电路100的一部分的示意的电路图。集 成电路100具有电路部分105，它与第一连接端子107和与第二连接端子108 连接。

该集成电路的实施方式包括收发器例如LIN、CAN、FlexRay；传感器接口 例如霍尔传感器接口、按钮开关接口、电池传感器接口、有源外设传感器接口、 分布式系统接口(例如DSI、DSI3)、外设传感器接口(例如PSI5)、HV(High Voltage，高压)电压传感器管脚、监视器管脚、位置传感器或者还有开关响应 装置；促动器接口例如HS(HighSide，高侧)开关、LS(LowSide，低侧)开 关、半桥、全桥、电压和开关监视器管脚、以及过压容忍装置或者HV输入端 和输出端。

此外集成电路100具有ESD保护结构110，它适合保护开关部分105免遭 在第一连接端子107和第二连接端子108之间的静电放电。静电放电在这种情 况下可能在部件层面上、例如在IC的前端制造和后端制造的范围内发生，也可 能在系统层面上、例如在装备的电路板、模块、设备的装配或者运行范围内发 生。

ESD保护结构110与光子源112如此电气和光学耦合，使得在ESD负荷的 情况下从光子源112发射的光子114能够在ESD保护结构110内被吸收并且在 ESD保护结构110内借助通过吸收的光子114产生的电子空穴对能够引起雪崩 击穿。因此从光子源112发射的光子114适合在ESD保护结构110内被吸收并 且在这种情况下产生的电子空穴对在ESD保护结构110内引起点燃过程，也就 是说导出静电放电电流。点燃过程以ESD保护结构110内的雪崩击穿的投入而 开始。这里该点燃被定义为ESD保护结构110的截止状态(例如在电压低于ESD 保护结构110的击穿电压的情况下)与ESD保护结构110的导出ESD放电电流 并从而导通或者接通的状态(例如在电压大于或者等于ESD保护结构110的击 穿电压的情况下)之间的过渡。

这里光子源112以适宜的方式与ESD保护结构电气耦合。根据一种实施方 式ESD保护结构110的至少一个连接端子和光子源112的一个连接端子电气短 接，例如通过一条或者多条由金属材料和/或高掺杂的半导体材料如高掺杂的多 晶硅组成的连接。根据一种实施方式第一连接端子107既与ESD保护结构110 也与光子源112短接，同样第二连接端子108既与ESD保护结构110也与光子 源112短接。根据另外的实施方式另外的电路元件连接在ESD保护结构110或 者光子源112和第一连接端子107之间，例如参照图1中的位于第一连接端子 107和光子源112或者ESD保护结构110之间的可选的电路部分1150或者1151 内的电路元件，或者还有图1中的位于第二连接端子108和光子源112或者ESD 保护结构110之间的可选的电路部分1152或者1153内的电路元件。

例如电路部分1150...1153可以具有电阻、JFET(JunctionFieldEffect Transistor(结型场效应晶体管))或者耗尽模式FET(场效应晶体管，FieldEffect Transistor)，以便为光子源112提供限流元件。根据另外的实施方式可选的电路 部分1150...1153包括由电容器以及与该电容器串联的可选的电阻组成的差分网 络，以便使得能够仅在陡峭的瞬间电压侧缘的情况下有值得一提的电流通过光 子源112流动。因此例如能够抑制通过光子源112的直流电流流动并且在电压 瞬变期间发生瞬时的电流尖峰。如果在图1中没有可选表示的电路部分 1150...1153，则ESD保护结构110或者光子源112的相应的连接端子与所属连 接端子、也就是说第一连接端子107或者第二连接端子108电气短接。根据一 种实施方式光子源112与电路部分105连接，例如连接到电路部分105内的ESD 次级保护结构上(在图1中用虚线表示光子源112的各种连接可能性)。

根据一种实施方式电路部分105在第一连接端子和第二连接端子之间的电 压差大于+10V和/或小于-10V的情况下能够运行。根据该实施方式ESD保 护结构110也能够以第一连接端子107和第二连接端子108之间大于+10V和/ 或小于-10V的电压差运行而不点燃。这里该点燃被定义为在ESD保护结构 110的截止状态(例如在电压低于ESD保护结构110的击穿电压下)与ESD保 护结构110的导出ESD放电电流并从而导通或接通的状态(例如在电压大于或 者等于ESD保护结构110的击穿电压的情况下)的过渡。例如ESD保护结构 110的点燃可能通过在ESD保护结构110内部的电气击穿引起。这里击穿电流 在简单的pn二极管的情况下可能一直继续上升，并且导出在静电放电的范围内 短时地、例如在微微秒范围、纳秒范围或者在微秒范围内流动的在安培范围内 的电流，或者本身也例如通过例如借助通过击穿电流在体电阻上引起的电压降 控制基极/发射极结来点燃在ESD保护结构内构成的寄生的双极晶体管。根据另 外的实施方式电路部分105能够在第一连接端子和第二连接端子之间的电压差 大于+20V或者+30V和/或小于-20V或者-30V的情况下运行。

适合以第一连接端子107和第二连接端子108之间大于+10V和小于-10 V的电压差运行的ESD保护结构110的一种实施方式在图2A的示意的电路图 中表示。ESD保护结构110具有两个反串联的ESD保护二极管1101、1102。在 此情况下ESD保护二极管1101、1102以它们的阴极或者它们的阳极在连接点 117上电气连接。根据一种实施方式连接点117与光子源112电气连接(参见一 条作为光子源112的电气连接的选项的虚线)。在此情况下ESD保护二极管 1101、1102的击穿电压可以一致或者也可以互相不同，根据在各自连接端子上 规定什么样的最大电压而定。最大的规定电压在IC的数据页中例如称为所谓的 “最大绝对电压边界值”或者“绝对边界数据”(英语为“AbsoluteMaximum Ratings，绝对最大额定值”)。

ESD保护结构110和光子源112之间的如上所述的电气的和光学的耦合在 上述具有在第一连接端子107和第二连接端子108之间的大于+10V和小于- 10V的电压差和相应的反串联的ESD保护结构110的电路环境中提供特别的技 术优点，因为在ESD保护结构110和光子源112之间没有所述电气的和光学的 耦合的所述电路环境中由于在ESD保护结构中的雪崩击穿的延迟而可能发生 ESD保护结构110的点燃行为的延迟。该效应例如在ESD保护结构中导致极大 的电压过冲，所述电压过冲在施加一个ESD脉冲后能够保持直到数百纳秒。这 种电压过冲对于要保护的电压部分是一种极大的危险。在反串联的ESD保护结 构的情况下的延迟的点燃行为例如源于反向预置偏压(reversepre-bias)，该反向 预置偏压在反串联的ESD保护结构的情况下可能通过对高阻抗节点、例如在图 2A中表示的连接点117的充电而引起。这种节点例如可以在ESD测试期间或 者在IC的操作运行中被充电并且保持在充电的状态下直到随后的ESD测试或 者IC运行中的随后的静电放电，使得ESD保护结构在该随后的ESD测试或者 IC运行中的随后的静电放电时被有效地设置偏压。所述偏压涉及通过管脚组合 或者通过ESD保护结构施加的电压，该电压在ESD放电的开始时间点被施加 在所述管脚组合或者所述ESD保护结构上并且例如可以位于从10V直到ESD 结构的击穿电压的范围内。

ESD保护结构110和光子源112之间的光学的和电气的耦合通过以下方式 阻止ESD保护结构110内的雪崩击穿的延迟，即在达到ESD保护结构110的击 穿电压的情况下存在从光子源112发射的光子114可供使用，这些光子的吸收 带来了电子空穴对，然后所述电子空穴对例如以最大1ns的延迟引起雪崩击穿。

与具有微小的泄漏电流和微小的电容的连接端子连接的ESD保护结构110 的另一种实施方式在图2B的示意的电路图中表示。与第一连接端子107和与第 二连接端子108连接的电路部分105能够在第一连接端子107和第二连接端子 108之间的正的电压差超过+10V的情况下运行。作为ESD保护二极管构造的 ESD保护结构110也适合保护电路部分105防范第一连接端子107和第二连接 端子108之间的静电放电，其中ESD保护结构110能够不点燃地以第一连接端 子107和第二连接端子108之间的超过+10V的正的电压差运行。在该实施方 式中第一连接端子107和第二连接端子108之间的泄漏电流吸收I_L在规定的正 最大电压下小于100nA并且第一连接端子107和第二连接端子108之间的输入 电容小于50pF。根据另外的实施方式第一连接端子107和第二连接端子108之 间的泄漏电流吸收在规定的正最大电压下小于20nA并且第一连接端子107和 第二连接端子108之间的输入电容C_E小于20pF。

如关联根据图2B的实施方式所说明的那样，ESD保护结构110和光子源 112之间的如上所述的电气的和光学的耦合在关联图2B说明的具有微小的泄漏 电流吸收和微小的输入电容的电路环境中提供特别的技术优点，因为在ESD保 护结构110和光子源112之间没有电气的和光学的耦合的所述电路环境中由于 在ESD保护结构110中通过ESD保护结构的偏压引起的雪崩击穿的延迟可能发 生ESD保护结构110的点燃行为的延迟。在图2B的具有微小的泄漏电流吸收 和微小的输入电容的电路环境中的偏压例如通过用于HBM测试的ESD测试设 备的前脉冲电压现象引起。在ESD测试器中放电开关闭合的过程中已经有位移 电流流动。依赖于泄漏电流和输入电容该位移电流可能导致数伏特的显著的偏 压。

相应于在图2A中表示的实施方式，在图2B中表示的实施方式中的在ESD 保护结构110和光子源112之间的光学的和电气的耦合通过以下方式阻止ESD 保护结构110内的雪崩击穿的延迟，即例如在达到ESD保护结构110的击穿电 压后的一个直到10ns的时间窗内从光子源112发射的光子114可供使用，这些 光子的吸收带来了电子空穴对，然后这些电子空穴对引起雪崩击穿。根据一种 实施方式在第一连接端子和第二连接端子之间的规定的负的最大绝对电压边界 值在-0.3V和-1V之间。

图3A表示在图1中表示的光子源112的一种实施方式，其中通过在流通 方向上运行的pn结的载流子重新组合能够从光子源112发射光子114。连接端 子示例性地用V+和用于接地的GND表示，然而在另外的电路环境中在图2A 和2B中说明的电压要求的范围内可以与此不同并且例如包括输入连接端子、输 出连接端子、供电连接端子。在硅中的前向方向运行的pn结的情况下发光谱例 如具有围绕1160nm波长的窄的尖峰，其半值宽(FWHM，fullwidthathalf maximum(最大值一半处的全宽))在70nm到120nm之间。因此发射的光子的 尖峰能量(hv＝1.07eV)稍小于硅的带隙能量(E_g＝1.12eV)。

图3B表示图1中表示的光子源的另一种实施方式，其中光子通过在电气 击穿中运行的硅中pn结的载流子加速能够从光子源发射。再次示例性地用V+ 和用于接地的GND表示连接端子，然而在另外的电路环境中在图2A和2B中 说明的电压要求的范围内可以与此不同并且例如包括输入连接端子、输出连接 端子、供电连接端子。对于在电气击穿中运行的pn结来说，报告出比针对硅中 在流通方向极化的pn结更宽的发光谱。公开的尖峰波长在从500nm到1200nm (红外光)的值之间强烈地变化。

ESD保护结构110和光子源112之间的电气耦合如此建立，使得从光子源 112发射的光子在第一和第二连接端子107、108之间存在ESD负荷的情况下能 够在ESD保护结构内被吸收，并且借助通过被吸收的光子产生的电子空穴对能 够引起雪崩击穿。

根据一种实施方式在第一连接端子和第二连接端子之间的第一电压V₁位 于第二电压V₂的60％和120％之间，从该第一电压起最小100μA的电流通过 光子源112流动，该第二电压相应于ESD保护结构110的雪崩击穿电压。

根据另一种实施方式在第一连接端子和第二连接端子之间的第一电压V₁位于第二电压V₂的60％和120％之间，从该第一电压起最小1mA的电流通过 光子源112流动，并且该第二电压相应于ESD保护结构110的雪崩击穿电压。

在图3A和3B中示例性表示的连接端子V+和GND与各自的光子源112 之间可以连接另外的元件，例如元件1160、1161、1162、1163，用于优化ESD 保护结构110和光子源112之间的电气耦合。元件1162例如可以涉及在截止方 向或者流通方向连接的二极管例如齐纳二极管，或者在器件如MOS(金属氧化 物半导体，metaloxidesemiconductor)晶体管内固有存在的二极管如体/漏极二 极管，它们本身用作另外的光子发射器和/或用于调节电压V₂。

光子源112一般涉及发射这样的射线的设备，这种射线通过光子吸收在 ESD保护结构110内产生电子空穴对。在ESD保护结构110内产生的电子空穴 对能够在该设备内引起雪崩击穿，只要ESD保护结构上的电压达到击穿电压。 例如光子源112可以是在流通方向上运行的二极管；在截止方向上运行的二极 管，例如齐纳二极管；在饱和区域内运行的MOS设备；其中载流子在高电场的 情况下在漏极展宽区内被加速的MOS设备；由硅制成的修改的pn结，具有改 进的光学发射特性，如掺杂锂的pn结、由多孔硅制成的结或者无定形Si-SiN结。 光子源112可以与点火电路串联，其中点火电路可以是无源的(例如差分的) RC网络或者可以是包括有源电子部件的电路。

例如ESD保护结构110可以是二极管例如齐纳二极管或者双极晶体管的寄 生二极管；场效应晶体管(FET)如MOSFET的寄生二极管，例如体-漏极二极 管；或者闸流管如SCR(SiliconControlledRectifier，硅控制整流器)。

图4中表示半导体体身130的示意的横截面视图，在该半导体体身130内 构造ESD保护结构110和光子源112，它们具有小于50μm的横向距离d。半 导体体身130例如由硅(Si)、碳化硅(SiC)、锗(Ge)、锗化硅(SiGe)、氮化 镓(GaN)或者砷化镓(GaAs)构成。在距离d小于50μm的情况下特别是在 硅内保证ESD保护结构110和光子源112之间的足够的光学耦合。根据一种实 施方式ESD保护结构110和光子源112在公共的器件区内构造，例如在公共的 有源面内或者公共的槽内，并且例如分成一个或者多个半导体区例如半导体槽 和/或还有电气连接端子。根据另一种实施方式ESD保护结构110和光子源112 之间的横向距离d小于200μm，例如在使用具有以下发光谱的光子源112的情 况下，该发光谱具有围绕1160nm波长的显著分量，例如产生的光子的能量分 布的尖峰在从硅的带隙能量的80％到120％的范围内。根据另一种实施方式ESD 保护结构110和光子源112互相直接相邻，也就是说d为0μm。在这种情况下 ESD保护结构110和光子源112例如仅通过一个器件绝缘互相分开。器件绝缘 例如包括pn结绝缘、电介质的绝缘如深沟绝缘(deeptrenchisolation，DTI)或 者还包括浅沟绝缘(shallowtrenchisolation，STI)。

根据另外的实施方式光子源112的光子114还可以借助光导设备133从光 子源引导至ESD保护结构110处的适宜的位置，以便实现需要的光学耦合。在 这种情况下上述距离限制不具有意义。此外光子源还可以在半导体体身130之 外构造(参见图4中的光子源112’)，例如在半导体体身130上方在金属化区和 布线区内或者还在半导体体身130下方。根据另一种实施方式光子源构造在与 半导体体身130不同的半导体体身内。

所述实施方式例如在具有承载电流的pn结的简单的ESD二极管的情况下 通过抑制雪崩延迟带来一系列优点。这样上述光学和电气耦合的ESD保护结构 和光子源不产生任何附加的泄漏电流，因为光子源在与ESD相关的电压下才消 耗值得一提的电流以便产生光子。同样ESD保护可以没有回跳行为地实现，也 就是说在例如通过TLP(TransmissionLinePulse(传输线脉冲))测量可测量的 电流/电压特征线中没有回跳。也可以实现比用具有系统级测试要求的有源受控 的ESD结构(例如有源受控的有源器件如双极或者MOS器件)更少的面积花 费。此外ESD二极管对于EMV(电磁兼容性)要求具有小到可忽略的影响。 另外在如图2B中表示的电路概念的情况下，也可以使用不具有用于避免前脉冲 电压的设备的ESD测试器。

图5表示根据一种实施方式的形式为LIN收发器1001的单端收发器的一 部分的示意的电路图，其中电路部分105在作为第一连接端子107的总线输入/ 输出连接端子LIN和作为第二连接端子108的地线(GND)之间通过作为ESD 保护结构110的两个反串联的ESD保护二极管和与该ESD保护结构电气和光学 耦合的光子源112保护以免遭静电放电脉冲。

图6表示根据一种实施方式的形式为CAN(ControllerAreaNetwork(控制 器区域网络))收发器1002的差分收发器的一部分的示意的电路图，其中电路 部分105在作为第一连接端子107的总线输入/输出连接端子CANL和作为第二 连接端子108的地线(GND)之间通过作为ESD保护结构110的两个反串联的 ESD保护二极管1101、1102和与该ESD保护结构电气和光学耦合的光子源112 保护以免遭静电放电脉冲。一种相应的保护作用同样在总线输入/输出连接端子 CANH和地线(GND)之间获得。在图6中表示在CANH和CANL处的反串 联的ESD保护二极管的有利的组合。由此对于两个总线连接端子仅需一个光子 源和一个ESD保护二极管1102。在另一种实施方式中可以在CANH和CANL 处设置自己的反串联的ESD保护二极管和光子源。

图7表示根据一种实施方式的形式为FlexRay收发器1003的差分收发器的 一部分的示意的电路图，其中电路部分105在作为第一连接端子107的总线输 入/输出连接端子BM和作为第二连接端子108的地线(GND)之间通过作为 ESD保护结构110的两个反串联的ESD保护二极管1101、1102和与该ESD保 护结构电气和光学耦合的光子源112保护以免遭静电放电脉冲。一种相应的保 护作用同样在总线输入/输出连接端子BP和地线(GND)之间获得。在图7中 表示在BM和BP处的反串联的ESD保护二极管的有利的组合。由此对于两个 总线连接端子仅需一个光子源和一个ESD保护二极管1102。在另一种实施方式 中可以在BM和BP处设置独立的反串联的ESD保护二极管和光子源。

图8表示根据一种实施方式的具有高压输入管脚IN或者容忍过压的输入管 脚IN的集成电路1004的一部分的示意的电路图，其中具有HV-NMOS阴极和 可选的次级保护、可选的下拉级和输入缓冲器的电路部分105通过作为ESD保 护结构110的ESD保护二极管和与该ESD保护结构电气和光学耦合的光子源 112保护以免遭静电放电脉冲。

图9表示根据一种实施方式的具有高压输出管脚OUT或者容忍过压的输 出管脚OUT的集成电路1005的一部分的示意的电路图，其中具有包括PMOS 晶体管1050、二极管1051和NMOS晶体管1052的输出驱动器的电路部分105 通过作为ESD保护结构110的ESD保护二极管和与该ESD保护结构电气和光 学耦合的光子源112保护以免遭静电放电脉冲。

图10表示根据另一种实施方式的具有高压输出管脚OUT或者容忍过压的 输出管脚OUT的集成电路1006的一部分的示意的电路图，其中包括PMOS晶 体管1060、二极管1061和NMOS晶体管1062、1063的电路部分105通过作为 ESD保护结构110的ESD保护二极管和与该ESD保护结构电气和光学耦合的 光子源112保护以免遭静电放电脉冲。

图11表示根据另一种实施方式的具有高压输出管脚OUT或者容忍过压的 输出管脚OUT的集成电路1007的一部分的示意的电路图，其中包括输出驱动 器1070和通过门(例如通过NMOS晶体管1071实现)的电路部分105通过作 为ESD保护二极管构造的ESD保护结构110和与该ESD保护结构电气和光学 耦合的光子源112保护以免遭静电放电脉冲。

图12表示根据一种实施方式的具有按照PSI5(PeripheralSensorInterface5 (外设传感器接口5))或者DSI(DistributedSystemInterface(分布式系统接口)) 的集成电路1008的一部分的示意的电路图，其中电路部分105通过ESD保护 结构110和与该ESD保护结构电气和光学耦合的光子源112保护以免遭静电放 电脉冲。

图13表示具有传感器接口的集成电路1009的一部分的示意的电路图，其 中电路部分105通过作为ESD保护结构110的两个反串联的ESD保护二极管 1101、1102和与该ESD保护结构电气和光学耦合的光子源112保护以免遭静电 放电脉冲。该传感器接口例如是霍尔传感器接口、或者位置传感器接口、或者 开关监视器接口(也参见用虚线圈起来的并且用1090表示的变体)。

图14表示具有高压输入管脚监视器接口的集成电路1010的一部分的示意 的电路图，其中电路部分105通过作为ESD保护二极管构造的ESD保护结构 110和与该ESD保护结构电气和光学耦合的光子源112保护以免遭在作为第一 连接端子107的高压输入管脚IN和作为第二连接端子108的地线(GND)之间 的静电放电脉冲。

图15表示具有低侧开关促动器接口的集成电路1011的一部分的示意的电 路图，其中电路部分105通过作为ESD保护二极管构造的ESD保护结构110 和与该ESD保护结构电气和光学耦合的光子源112保护以免遭在作为第一连接 端子107的输出管脚HV_LS_OUT和作为第二连接端子108的地线(GND)之 间的静电放电脉冲。示例性的用电器用虚线框1110辨识。

图16表示具有高侧开关促动器接口的集成电路1012的一部分的示意的电 路图，其中电路部分105通过作为ESD保护结构110的两个反串联的ESD保护 二极管1101、1102和与该ESD保护结构电气和光学耦合的光子源112保护以免 遭在作为第一连接端子107的输出管脚OUT和作为第二连接端子108的地线 (GND)之间的静电放电脉冲。示例性的用电器用虚线框1120辨识。

图17表示具有半桥或者全桥促动器接口的集成电路1013的一部分的示意 的电路图，其中电路部分105通过作为ESD保护二极管构造的ESD保护结构 110和与该ESD保护结构电气和光学耦合的光子源112保护以免遭在作为第一 连接端子107的输出管脚O1和作为第二连接端子108的地线(GND)之间的 静电放电脉冲。一种相应的保护功能在输出管脚O2情况下的相对置的桥部分内 通过ESD保护概念的转用而实现。

虽然在这里图示和说明了特定的实施方式，但是对于专业人员不言而喻， 可以对所表示和说明的特定的实施例采取大量替换和/或等价的实施而不离开本 发明的范围。本申请应该覆盖在这里讨论的特定的实施例的所有的匹配或者变 型。因此意图是，本发明应该仅通过权利要求及其等价物限制。