与去除半导体装置中寄生传导相关的装置、系统和方法

摘要

本文中揭示半导体装置和用于制造半导体装置的方法。根据特定实施例配置的方法包含由外延衬底形成半导体材料的堆叠，其中半导体材料的所述堆叠界定异质接面，且其中半导体材料的所述堆叠和所述外延衬底进一步界定块体区，所述块体区包含所述半导体堆叠的邻近所述外延衬底的一部分。所述方法进一步包含将半导体材料的所述堆叠附接到载体，其中所述载体经配置以提供到所述异质接面的信号路径。所述方法也包含通过去除所述外延衬底来暴露所述块体区。

说明书

技术领域

本发明技术涉及在高功率、高电压应用中使用的半导体装置。明确地说，本发明 技术的一些实施例涉及使用异质接面的场效晶体管装置，例如，高电子移动性晶体 管。

背景技术

高电子移动性晶体管(high electron mobility transistor，HEMT)使用由具有不同频带 隙能量电平的半导体材料界定的异质接面。栅极将施加的电场提供到异质接面，此使 导电通道形成于HEMT的源极与漏极之间。施加于源极和漏极上的另一电场使电流流 经导电通道。当栅极的施加场被去除时，即使当源极与漏极之间的施加场未被去除 时，源极与漏极之间的电流也将停止流动。

在施加电压比便携式半导体装置高得多的应用中使用高电压HEMT。这些晶体管 被用于多种装置和应用(包含电源供应器、电动车、太阳能电池和大的固态晶体管，仅 举几个例子)中。高电压装置的崩溃电压与从流动于源极与漏极之间的电流漏出的寄生 电流的量成比例。当施加大于崩溃电压的电压时，寄生电流将流动，而不管是否存在 由栅极提供的施加场(即，当装置处于关闭状态中时)。此寄生电流限制包含最大操作电 压的装置性能。

附图说明

可参看以下图式较好地理解本发明技术的许多方面。所述图式中的组件未必按比 例绘制。实情为，为了清楚地说明本发明技术的原理而进行强调。

图1为说明根据本发明技术的一实施例配置的半导体装置的部分示意截面图。

图2到6为说明根据本发明技术的一实施例的制造方法中的选定步骤处的半导体 装置的部分示意截面图。

图7到8为说明根据本发明技术的另一实施例的制造方法中的选定步骤处的半导 体装置的部分示意截面图。

图9到11为说明根据本发明技术的又一实施例的制造方法中的选定步骤处的半导 体装置的部分示意截面图。

图12为说明并有根据本发明技术的一实施例的半导体装置的系统的框图。

具体实施方式

本文中描述用于制造半导体装置的方法的若干实施例的特定细节以及相关方法、 装置和系统。术语“半导体装置”通常指包含半导体材料的固态装置。半导体装置的 实例尤其包含逻辑装置、存储器装置和二极管。此外，术语“半导体装置”可指成品 装置或变成成品装置之前的各种处理阶段处的组合件或其它结构。视使用术语的上下 文而定，术语“衬底”可指晶片级衬底或经单一化的裸片级衬底。所属领域的技术人 员将认识到，可在晶片级或在裸片级执行本文中所描述的所述方法的合适步骤。此 外，除非上下文指示其它，否则可使用常规半导体制造技术来形成本文中所揭示的结 构。可(例如)使用等离子蚀刻、湿式蚀刻、化学机械平坦化或其它合适技术来去除材 料。类似地，可(例如)使用化学气相沉积、物理气相沉积、原子材料沉积、旋涂和/或 其它合适技术来沉积材料。术语“外延”指涉及结晶半导体材料的沉积技术，所述沉 积技术使半导体材料彼此配准。例如，外延半导体材料可生长或以其它方式沉积于不 同半导体材料的外延衬底上且展示类似于所述衬底的结晶次序。

在下文中在异质接面的情况下描述本发明技术的许多实施例，例如经形成具有具 不同频带隙能量电平的半导体材料的邻近区的那些半导体装置。所属领域的技术人员 也将认识到，本发明技术可具有额外实施例(例如多个异质接面(例如，异质结构)和/或 分级的异质接面)，且可在不具本文中参看图1到12所描述的所述实施例的细节中的若 干者的情况下实践本发明技术。为了易于参考，在本发明中，使用相同参考数字来识 别类似或相似的组件或特征，但相同参考数字的使用并不暗示所述部件应被视为相同 的。实际上，在本文中所描述的许多实例中，相同编号的部件在结构和/或功能上相 异。此外，可使用相同阴影指示截面中的组成上类似的材料，但相同阴影的使用并不 暗示所述材料应被视为相同的。

图1为说明根据用于抑制寄生传导的本发明技术的一实施例配置的半导体装置100 的部分示意截面图。半导体装置100包含外延半导体材料的堆叠102，其具有第一外延 半导体材料104和第二外延半导体材料105。第一半导体材料104和第二半导体材料 105包含界定异质接面区110的不同或不相似半导体材料。第一半导体材料104也界定 邻近于异质接面区110的块体区106。一般来说，块体区106具有对应于第一半导体材 料104的半导体材料的电阻率的高电阻。

半导体装置100的数个实施例使用载体120，所述载体耦合到第一半导体材料104 和第二半导体材料105且经配置以用于承载所述半导体材料。明确地说，载体120为 衬底或结构材料，其与用于形成第一半导体材料104和第二半导体材料105的外延衬 底或材料(图1中未图示)分离。载体120与第一半导体材料104和第二半导体材料105 经配置以使得块体区106与所述外延衬底的块体分离且电隔离。所述隔离至少实质上 消除半导体装置中的寄生传导，其可另外为穿过半导体装置100的电流I₁的分量。所 述隔离也消除在半导体装置100处于关闭状态中时将高于崩溃电压的电压施加到半导 体装置100时可能发生的寄生传导。

在图1中，载体120被用于半导体装置100中，所述半导体装置经配置为具有栅 极区113和导电区111和112的晶体管装置。栅极区113和导电区111和112可分别提 供所述晶体管装置的源极、漏极和栅极。互连件121到123可通过介电材料115将栅 极区113和导电区111和112电耦合到载体120。在一个实施例中，所述晶体管装置为 高电压HEMT装置，其使用(例如)氮化镓(GaN)作为第一半导体材料104且使用氮化铝 镓(AlGaN)作为第二半导体材料105以形成GaN/AlGaN异质接面区110。在其它实施例 中，第一半导体材料104和第二半导体材料105可其它III-V半导体材料或其它化合物 半导体材料(例如，II-VI半导体材料)或形成异质接面区110的不相似半导体材料的其 它组合。例如，砷化镓(GaAs)和砷化铝镓(AlGaAs)可形成异质接面区110。

与半导体装置100相比，常规半导体装置通常保留用以形成异质接面的外延衬 底。虽然此外延衬底对在结构上支撑装置有用，但此外延衬底形成贯穿其块体区的额 外寄生传导路径。明确地说，这些寄生传导路径延伸穿过外延衬底的电阻率得到多的 半导体材料。如上文所论述，寄生传导限制半导体装置的崩溃电压，包含高电压装置 的崩溃电压。用以减少寄生传导的现有技术包含从外延生长的半导体材料选择性地去 除半导体材料。例如，常规技术包含从下方通道区去除半导体材料。当增加崩溃电压 时，从此区去除材料导致装置操作时的通道中的不良加热。不仅如此，所述去除也使 制造的复杂性增加且使成品率减少。例如，从下方通道区去除过多或过少材料可使临 限电压改变且使装置不适合制造公差。

根据本发明技术的实施例的方法和装置去除外延衬底的材料且使用载体120来克 服相关联于常规装置的这些和其它限制。明确地说，消除通过外延衬底的块体的寄生 传导。此可允许半导体装置中的较高崩溃电压。此外，制造半导体装置后的装置成品 率得到改善，因为不需要将材料直接从装置的通道区下去除(例如，在异质接面区与用 以形成异质接面区的外延半导体材料的块体之间)。在一些实施例中，从外延衬底去除 的材料暴露第一半导体材料且允许一或多个电极通过第一半导体材料104电耦合到异 质接面区110(参看图9到11进一步描述)。

图2到6为说明半导体装置100的一部分的部分示意截面图。如图2所示，半导 体装置100可包含外延衬底201和由外延衬底201形成的第一半导体材料104。例如， 外延衬底201可提供用于第一半导体材料104的外延生长的晶种材料。外延衬底201 的实施例包含硅、蓝宝石、碳化硅、聚氮化铝上硅或另一合适衬底。如图2所示，实 施例可具有将第一半导体材料104与外延衬底201分离的缓冲材料208。缓冲材料208 可为提供与第一半导体材料104的晶格匹配的外延材料。例如，如果第一半导体材料 104为GaN，那么缓冲材料208可为氮化铝(AlN)或其它合适材料。在其它实施例中， 且视外延衬底201的材料而定，可省略缓冲材料208且可直接在外延衬底201上形成 第一半导体材料104。

图3展示第二半导体材料105已形成后的半导体装置100。第一半导体材料104可 充当用于外延形成第二半导体材料105的晶种材料。第一半导体材料104与第二半导 体材料105一起界定异质接面区110。配置异质接面区110，使得当将电场施加到所述 异质接面时，通道(例如，二维电子气通道)形成。在一些实施例中，异质接面区110可 为合金的和/或经杂质掺杂，以致提供所述异质接面中的晶格常数的分级。在另一实施 例中，异质接面区110可包含形成于第一半导体材料104与第二半导体材料105之间 的另一外延材料。

图4展示形成导电区111和112、栅极区113和介电材料115后的半导体装置 100。导电区111和112经配置以提供到异质接面区110的低电阻导电路径。在一个实 施例中，第一半导体区104和第二半导体区105可经杂质掺杂以形成导电区111和 112。例如，离子植入工艺可提供一定浓度的杂质，所述杂质将半导电区转换成导电 区。在另一实施例中，导电区111和112可由不同材料形成，例如，通过从第一半导 体材料104和第二半导体材料105的区域去除材料以形成凹陷和在所述凹陷处沉积金 属。此外，在一些实施例中，导电区111和112可不同地定位，或视将制造的半导体 装置的类型而定，可添加或省略导电区。

如图4所示，栅极区113与异质接面区110对准且可包含个别材料或绝缘材料、 导电材料或半导电材料的经堆叠材料。栅极区113提供用于将电场传递到异质接面区 110的导电路径。介电材料115使栅极区113与导电区111和112电绝缘。介电材料 115也使载体120(在图4中不可见)与所述半导体材料电绝缘。半导体装置100也包含 互连件121到123，所述互连件延伸穿过介电材料115且经配置以提供到栅极区113和 导电区111和112的电连接。互连件121到123可(例如)使用光微影工艺和蚀刻工艺图 案化介电材料115而形成。可在介电材料115的经图案化部分中沉积金属材料(例如， 钨或铜)以形成欧姆接触。在一些实施例中，视半导体装置100的配置而定，可使用更 多或更少互连件。

图5展示使用(例如)用于薄化外延衬底201的背面研磨、蚀刻、平坦化或其它工艺 从外延衬底201去除材料后的半导体装置100。通过从外延衬底201去除材料，可减少 或消除所述导电区之间的寄生传导。明确地说，去除外延衬底材料201使贯穿外延衬 底201的块体的寄生传导路径530的大小减少。外延衬底201的完全去除相应地使寄 生传导路径530全部消除。在一些实施例中，也可薄化或去除缓冲材料208以减少或 消除贯穿缓冲材料的另一可能寄生传导路径532。在其它实施例中，可薄化第一半导体 材料104的块体区106以进一步减少寄生传导。

图6展示将第一半导体材料104和第二半导体材料105耦合到载体衬底620后的 半导体装置100。载体衬底620的实施例可包含半导体晶片、裸片或其它合适材料或衬 底。如图6所示，载体衬底620经预先形成以包含与介电材料115的特征对准的特 征。例如，载体衬底620可包含经配置以与互连件121到123对准的贯穿衬底的电极 627到629。在图6的实施例中，贯穿衬底的电极627到629是通过经图案化的金属接 合线625耦合到互连件121到123。在一个实施例中，贯穿衬底的电极627到629为贯 穿衬底的硅穿孔(TSV)。在其它实施例中，载体衬底620可与例如金属迹线或接合焊垫 的其它特征对准。

载体衬底620的实施例可以多种方式与第一半导体材料104和第二半导体材料105 耦合。例如，额外或替代材料或中间材料可使载体衬底620与第一半导体材料104和 第二半导体材料105相互耦合，所述材料例如接合焊垫、凸块接合、粘着剂、环氧树 脂或其它导电和/或绝缘材料。在一些实施例中，未预先形成载体衬底620。可省略贯 穿衬底的电极627到629，或可在将载体衬底620附接到介电材料115之后形成所述电 极。此外，虽然未说明，但可使用额外介电和金属化结构以完成半导体装置100内或 到位于芯片上或外的其它装置的电连接的合适网络。

并且，在一些实施例中，可在去除外延衬底201之前将载体120耦合到第一半导 体材料104和第二半导体材料105(参看图5)。例如，可在从外延衬底201去除材料之 前将图6中的载体衬底620耦合到介电材料115。在这些实施例中，载体120在衬底材 料和/或材料从缓冲材料208或第一半导体材料104的去除期间提供对半导体装置100 的结构支撑。所述结构支撑也可于在不同制造步骤之间输送半导体装置100时支撑半 导体装置100。

图7和8为说明根据所述技术的另一实施例的半导体装置700的一部分的部分示 意截面图。半导体装置700为半导体装置100的实施例且以类似于图2到6的方法的 方式形成。然而，半导体装置700具有为载体120的替代实施例的载体材料720。载体 材料720包含通过介电材料115耦合到第一半导体材料104和第二半导体材料105的 金属材料740。金属材料740的合适材料包含电镀金属，例如，电镀铜或含铜合金。金 属材料740可具有经配置以提供结构支撑的厚度t1。在一个实施例中，金属材料740 具有100μm或以上的厚度。在其它实施例中，载体材料720包含多个金属材料或不同 材料的材料组合。

图8展示图案化金属材料740以形成金属触点841到843后的半导体装置700。例 如，可使用光微影工艺和蚀刻工艺来界定金属材料740中的金属触点841到843的图 案。在一个实施例中，界定所述图案，以使得触点843为栅极触点且触点841和842 为晶体管装置的源极触点和漏极触点。

图9到11为说明根据所述技术的另一实施例的制造方法中的选定步骤处的半导体 装置900的部分示意截面图。半导体装置900为半导体装置100的实施例且以类似于 图2到6的方法的方式形成。然而，半导体装置900包含互连件951和952，所述互连 件延伸穿过第一半导体材料104且电耦合到导电区111和112。可(例如)通过在第一半 导体材料104中蚀刻一图案(例如，通过光阻剂或其它掩模材料)和在第一半导体材料 104的经图案化部分中沉积合适金属来形成互连件951和952。

如图9所示，载体920包含衬底954和通过互连件123电耦合到栅极区113的接 合材料956。在此配置中，异质接面区110电耦合到半导体装置900的相对侧。因此， 异质接面区110在第一半导体材料104和第二半导体材料105的半导体堆叠102的相 对侧处电耦合。图10展示耦合到另一衬底或结构1060(例如，半导体晶片、裸片、材 料，或其它合适衬底、材料或材料的堆叠)的半导体装置900的第一半导体材料104。 在一个实施例中，衬底/结构1060包含电耦合到互连件951和952的一或多个金属接合 线1062。在另一实施例中，衬底/结构1060通过接合引线、凸块接合或其它特征(未图 示)而耦合到互连件951和925。图11展示半导体装置900的电极1164延伸穿过介电 材料115和第一半导体材料104和第二半导体材料105的实施例。此配置中的电极 1164将衬底/结构1060电耦合到载体920。

和半导体装置100相同，半导体装置700和900的实施例也通过去除用以形成半 导体装置700和900的外延衬底来抑制寄生传导。另外，半导体装置700和900的实 施例可经制造具有随后被去除或薄化的缓冲材料(例如，缓冲材料208)。并且，也可薄 化半导体材料的堆叠102的第一半导体材料104的块体区106。此外，虽然未说明，但 可在半导体装置700的触点841到843或半导体装置900的互连件951和952上方形 成额外的介电和金属化结构，以完成半导体装置700、900内或到位于芯片上或芯片外 的其它装置的电连接的合适网络。

虽然经说明为晶体管装置，但半导体装置100的其它实施例可包含不同配置，例 如，二极管、发光二极管，或使用外延生长材料、异质接面、异质结构或其类似者的 其它半导体结构。并且，半导体装置100、700、900可单独地或与其它半导体装置一 起并入到合适封装(未图示)中。例如，半导体装置100可使用引线接合(未图示)、焊料 凸块(未图示)或其它合适结构连接到封装的导线(未图示)。也可囊封半导体装置100和 相关联结构以用于保护和促进操作期间的散热。

可将具有上文参看图1到11所描述的特征的半导体装置中的任一装置并入到无数 个较大和/或较复杂的系统中，所述系统的代表性实例为图12中所示意地展示的系统 190。系统190可包含处理器192、存储器194(例如，SRAM、DRAM、快闪和/或其它 存储器装置)、输入/输出装置196，和/或其它子系统或组件198。上文参看图1到11所 描述的半导体装置100可包含于图12中所展示的所述元件中的任一者中。所得系统 190可经配置以执行广泛多种的合适计算、处理、存储、感测、成像和/或其它功能中 的任一者。系统190的代表性实例包含(但不限于)计算机和/或其它数据处理器，例 如，桌上型计算机、膝上型计算机、因特网用具、手持式装置(例如，掌上型计算机、 可佩戴计算机、蜂窝式或行动电话、个人数字助理、音乐播放器等)、平板计算机、多 处理器系统、基于处理器或可编程的消费型电子产品、网络计算机和迷你计算机。系 统190的额外代表性实例包含灯、摄影机、车辆等。关于这些和其它实例，系统190 可容纳于单一单元中或(例如)通过通信网络而分散于多个互连的单元中。系统190的所 述组件可相应地包含本地和/或远程存储器存储装置和广泛多种的合适计算机可读媒体 中的任一者。

本发明不欲为详尽的或将本发明技术限于本文中所揭示的精确形式。虽然出于说 明性目的在本文中揭示特定实施例，但如所属领域的技术人员将认识到，在不偏离本 发明技术的情况下，各种等效修改是可能的。在一些情况下，未详细展示或描述众所 周知结构和功能以避免不必要地使本发明技术的实施例的描述不清楚。虽然在本文中 以特定次序呈现方法的步骤，但替代实施例可以不同次序执行所述步骤。类似地，在 其它实施例中，可组合或消除在特定实施例的情况下所揭示的本发明技术的特定方 面。此外，尽管相关联于本发明技术的特定实施例的优点已在那些实施例的情况下加 以揭示，但其它实施例也可展现这些优点，且并非所有实施例有必要展示这些优点或 本文中所揭示的在所述技术的范围内的其它优点。因此，本发明和相关联技术可涵盖 本文中未明确展示或描述的其它实施例。

贯穿本发明，除非上下文另有明确指示，否则单数术语“一”和“所述”包含复 数个提及物。类似地，除非措词“或”明确限于仅意味单一项目而排除关于两个或两 个以上项目的列表中的其它项目，否则“或”在此列表中的使用应解释为包含(a)所述 列表中的任何单一项目，(b)所述列表中的所有项目，或(c)所述列表中的项目的任何组 合。另外，术语“包括”贯穿全文用以意味包含至少所述细述的特征，以使得并不排 除任何更大数目个相同特征和/或额外类型的其它特征。在本文中可使用方向术语(例 如，“上部”、“下部”、“前”、“后”、“垂直”和“水平”)来表达和阐述各种 元件之间的关系。应理解，这些术语不指明绝对定向。本文中对“一个实施例”或类 似表述的引用意味结合所述实施例所描述的特定特征、结构、操作或特性可包含于本 发明技术的至少一个实施例中。因此，本文中这些短语或表述的出现未必全部指相同 实施例。此外，在一或多个实施例中，各种特定特征、结构、操作或特性可以任何合 适方式加以组合。