设计基于鳍式场效应晶体管(FINFET)的电路的方法及其实施系统

摘要

本发明提供了一种设计基于鳍式场效应晶体管(FinFET)的电路的方法及其实施系统。设计基于鳍式场效应晶体管(FinFET)的电路的方法，包括：使用处理器，基于性能规范设计第一电路原理图设计，第一电路原理图设计不包括人工元件，人工元件用于仿真基于FinFET的电路的电性能。该方法还包括：使用处理器，修改第一电路原理图设计内的至少一个器件以形成考虑人工元件的第二电路原理图设计。该方法还包括：使用第二电路原理图并考虑人工元件来执行布局前仿真。该方法还包括：生成布局，其中该布局不考虑人工元件；以及执行布局后仿真，布局后仿真不考虑人工元件。

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件的设 计方法和系统。

背景技术

电路设计者接收来自消费者的电路性能要求并设计能够满足性能要求 的电路。使用计算机程序来设计电路，计算机程序帮助电路设计者对所设 计电路的性能进行仿真。

在电路的设计期间，考虑相邻器件和导电元件之间的电阻和电容以更 加精确地预测电路性能。随着节点尺寸的减小，相邻器件和导电元件之间 的间隔也减小，从而增加了电阻和电容对电路性能的影响。

对于基于鳍式场效应晶体管(FinFET)器件的电路来说，电路设计者 创建两个独立的原理图。一个原理图包括不作为实际电路设计的一部分的 人工元件。这些人工元件用于帮助计算相邻器件和连接之间的电阻和电容。 另一个原理图不包括人工元件，并且用于帮助配置电路内的器件。使用迭 代法来精化这两个原理图，其中迭代法包括对两个原理图进行修改来去除 原理图之间的差异并满足性能要求。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一 种设计基于鳍式场效应晶体管(FinFET)的电路的方法，所述方法包括： 使用处理器，基于性能规范设计第一电路原理图设计，所述第一电路原理 图设计不包括人工元件，其中，所述人工元件用于仿真所述基于FinFET的 电路的电性能；使用所述处理器，修改所述第一电路原理图设计内的至少 一个器件以形成考虑所述人工元件的第二电路原理图设计；使用所述第二 电路原理图并考虑所述人工元件来执行布局前仿真；生成布局，所述布局 不考虑所述人工元件；以及执行布局后仿真，所述布局后仿真不考虑所述 人工元件。

该方法还包括：执行布局与原理图(LVS)检查，所述LVS检查不考 虑所述人工元件；以及执行RC提取，所述RC提取不考虑所述人工元件。

该方法还包括：将所述布局前仿真的结果与所述性能规范进行比较； 如果所述布局前仿真的结果不满足所述性能规范，则修正所述第二电路原 理图设计；以及如果所述布局前仿真的结果满足所述性能规范，则生成所 述布局。

在该方法中，修改所述第一电路原理图设计包括将所述第一电路原理 图设计与宏FinFET库组合，其中所述宏FinFET库包括与所述人工元件相 关的信息。

在该方法中，修改所述第一电路原理图设计包括将所述第一电路原理 图设计与工艺设计工具包(PDK)库和宏FinFET应用程序接口(API)的 组合进行组合，其中所述PDK包括所述第一电路原理图设计中的FinFET 器件的结构，并且所述宏FinFET API包括与所述人工元件相关的信息。

该方法还包括：将所述宏FinFET API中的网表程序连接到所述PDK 库的网表包装中，以包括与所述人工元件相关的信息。

该方法还包括：对PDK库建立约束；以及基于所述约束PDK库，在 所述布局前仿真期间接收用于所述人工元件的电性能信息。

在该方法中，接收所述电性能信息包括：从与宏FinFET API组合的约 束API接收所述电性能信息。

根据本发明的另一方面，提供了一种设计基于鳍式场效应晶体管 (FinFET)的电路的方法，所述方法包括：使用处理器，基于性能规范设 计第一电路原理图设计，所述第一电路原理图设计不包括人工元件，其中 所述人工元件用于仿真所述基于FinFET的电路的电性能；使用宏FinFET 库修改所述第一电路原理图设计以形成包括所述人工元件的第二电路原理 图设计，所述第二电路原理图设计可以在寄生模式和不同于所述寄生模式 的布局模式之间切换，并且所述宏FinFET库包括与所述寄生模式相关联的 第一参数单元(p单元)符号、与所述布局模式相关联的第二p单元符号、 与所述寄生模式相关联的第一p单元原理图、与所述布局模式相关联的第 二p单元原理图以及电阻电容(RC)等价方程式；

使用处于所述寄生模式的所述第二电路原理图设计和所述RC等价方 程式来执行布局前仿真；使用处于所述布局模式的所述第二电路原理图设 计生成布局；以及使用处于所述布局模式的所述第二电路原理图设计来执 行布局后仿真。

在该方法中，执行所述布局前仿真包括使用包括所述人工元件的所述 第一p单元原理图。

在该方法中，修改所述第一电路原理图包括考虑所述人工元件，所述 人工元件包括多晶硅氧化物扩散边缘(PODE)元件、中段制程(MEOL) 连接和后段制程(BEOL)连接中的至少一种。

该方法还包括：使用处于所述布局模式的所述第二电路原理图设计来 执行布局与原理图(LVS)检查；以及使用处于所述布局模式的所述第二 原理图设计执行RC提取。

该方法还包括：将所述布局前仿真的结果与所述性能规范进行比较；

如果所述布局前仿真的结果不满足所述性能规范，则修正所述第二电 路原理图设计；以及如果所述布局前仿真的结果满足所述性能规范，则生 成所述布局。

该方法还包括：将所述布局后仿真的结果与所述性能规范进行比较； 如果所述布局后仿真的结果不满足所述性能规范，则修正所述第二电路原 理图设计和所述布局；以及如果所述布局后仿真的结果满足所述性能规范， 则制造所述布局的掩模。

在该方法中，执行所述布局前仿真包括使用线性RC等价方程式。

在该方法中，执行所述布局前仿真包括使用非线性RC等价方程式。

根据本发明的又一方面，提供了一种用于设计基于鳍式场效应晶体管 (FinFET)的电路的系统，所述系统包括：处理器；以及非暂时性计算机 可读介质，连接至所述处理器，所述非暂时性计算机可读介质包含用于进 行以下操作的指令：使用处理器，基于性能规范设计第一电路原理图设计， 所述第一电路原理图设计不包括人工元件，其中，所述人工元件用于仿真 所述基于FinFET的电路的电性能；使用所述处理器，修改所述第一电路原 理图设计内的至少一个器件以形成考虑所述人工元件的第二电路原理图设 计；使用所述第二电路原理图并考虑所述人工元件来执行布局前仿真；生 成布局，所述布局不考虑所述人工元件；以及执行布局后仿真，所述布局 后仿真不考虑所述人工元件。

在该系统中，所述非暂时性计算机可读介质还包括用于将所述第一电 路原理图设计与宏FinFET库组合的指令，所述宏FinFET库包括与所述人 工元件相关的信息。

在该系统中，所述非暂时性计算机可读介质还包括用于将所述第一电 路原理图设计与工艺设计工具包(PDK)和宏FinFET应用程序接口(API) 的组合进行组合的指令，其中所述PDK包括所述第一电路原理图设计中的 FinFET器件的结构，并且所述宏FinFET API包括与所述人工元件相关的 信息。

在该系统中，所述非暂时性计算机可读介质还包括用于使用所述宏 FinFET API中的网表程序修改所述PDK库中的网表包装的指令，以包括与 所述人工元件相关的信息。

附图说明

通过附图示出了一个或多个实施例，而不是进行限定，在附图中，具 有相同参考标号的元件表示类似的元件。应该强调的是，根据工业中的标 准实际，各个部件可以不按比例绘制而只用于示意的目的。实际上为了讨 论的清楚，可以任意地增加或减小图中各个部件的尺寸。本发明的附图包 括：

图1是根据一个或多个实施例的设计基于鳍式场效应晶体管(FinFET) 的电路的方法的流程图；

图2是根据一个或多个实施例的宏FinFET库的框图；

图3A是根据一个或多个实施例的处于寄生模式的n型FinFET的示意 图；

图3B是根据一个或多个实施例的处于布局模式的n型FinFET的示意 图；

图4是根据一个或多个实施例的设计基于FinFET的电路的方法的流程 图；

图5是根据一个或多个实施例的工艺设计工具包(PDK)库和宏FinFET 应用编程接口(API)的框图；

图6是根据一个或多个实施例的设计基于FinFET的电路的方法的流程 图；以及

图7是根据一个或多个实施例的用于设计基于FinFET的电路的通用计 算设备的框图。

具体实施方式

以下公开内容提供了许多不同的用于实施本发明的不同特征的实施例 或实例。以下描述了部件和配置的具体实例以简化本发明。这些仅是实例 而不用于限制本发明。

图1是根据一个或多个实施例的设计基于鳍式场效应晶体管(FinFET) 的电路的方法100的流程图。方法100开始于操作102，其中设计不包括 人工元件(artificial element)的原理图设计。电路设计者接收来自消费者的 性能规范。电路设计者创建原理图设计以满足性能规范。原理图设计最初 不包括用于对原理图设计者的相邻器件和导电元件的效果进行仿真的人工 元件。在至少一些实施例中，术语“性能规范”用于包括一个或多个性能 规范。

宏FinFET库104与来自操作102的原理图设计组合，以说明基于 FinFET的电路中的每个FinFET器件和连接内的元件的电阻和电容影响。 宏FinFET库104存储在非暂时性计算机可读介质中。宏FinFET库104包 括用于布局前仿真和布局与原理图(LVS)仿真的参数单元(p单元)符号。 宏FinFET库104还包括用于每个FinFET器件的部件描述格式(CDF)。 宏FinFET库104包括称为RC二进制值的用于电阻和电容的仿真值。在一 些实施例中，使用商业可用的RC提取工具来确定RC二进制值。基于对 FinFET器件的修改和所得到的RC二进制值，设计人工元件以对FinFET 器件的电阻和电容效果进行仿真。宏FinFET库104被配置为与特定的 FinFET器件设计(即，特定尺寸)、多个指状物和其他适当的人工元件组 合地存储这些人工元件。在一些实施例中，人工元件包括多晶硅氧化物扩 散边缘(PODE)器件、中段制程(MEOL)连接、后段制程(BEOL)连 接、或对FinFET器件内的RC效果进行仿真的其他适当的RC器件。

在操作106中，开发包括宏FinFET参数的原理图设计。通过将宏 FinFET库104与来自操作102的原理图设计进行组合，原理图中的FinFET 器件被修改为包括帮助对FinFET器件的RC性能进行仿真的人工元件。与 来自操作102的原理图设计相比，由于包括了人工元件，宏FinFET参数能 够更加精确地仿真电路的性能。

在操作108中执行布局前仿真。布局前仿真生成电特性或功能特性， 其用于将原理图设计的性能与来自消费者的性能规范进行比较。在一些实 施例中，布局前仿真包括将原理图设计与性能规范之间的I-V曲线或电流 增益进行比较。在一些实施例中，布局前仿真包括响应于仿真输入对原始 图设计的输出进行仿真。然后，输出与性能规范进行比较。

在布局前仿真之后，如果布局前仿真的结果满足性能规范，则方法100 继续操作110。如果布局前仿真的结果不满足性能规范，则方法100返回 到操作106且对原理图设计修正。

在操作110中，生成布局。布局是原理图设计的器件的物理位置和连 接。布局不包括用于在布局前仿真中对RC性能进行仿真的人工元件。在 一些实施例中，使用图形数据库系统(GDS)来生成布局。在一些实施例 中，布局包括多层。在一些实施例中，生成布局包括设计用于对晶圆进行 图案化以形成电路的掩模。在一些实施例中，掩模的数量等于布局中层的 数量。在一些实施例中，多于一个的掩模被用于形成布局的至少一层。在 一些实施例中，在非暂时性计算机可读介质中存储布局。在一些实施例中， 使用工具(诸如CADENCE DESIGN SYSTEMS公司的或另 一种适当的布局生成工具)来生成布局。在一些实施例中，基于网表(其 基于原理图设计来创建)来生成布局。

在一些实施例中，网表包括原理图设计的各个器件和连接的材料和尺 寸。例如，表示晶体管的网表包括栅极宽度、栅极长度、晶体管终端的位 置、指状物的数量、或者其他用于描述晶体管的适当参数。

在一些实施例中，在生成布局期间执行设计规则检查(DRC)。DRC 用于保持布局中部件之间的足够间隔，使得可以在制造工艺期间精确地形 成布局。在一些实施例中，用于生成布局的相同工具用于执行DRC。在一 些实施例中，在生成布局之后，通过不同的工具来执行DRC。

在操作112中，执行LVS检查。LVS检查将布局与原理图设计进行比 较，以帮助确保布局精确地表示电路设计者所设计的电路。LVS检查不涉 及原理图设计中的人工元件。在一些实施例中，LVS检查包括从布局设计 中提取布局网表。所提取的布局网表不包括人工元件。在一些实施例中， 提取的布局网表包括对应于器件的节点，例如用于晶体管的栅极(G)、漏 极(D)、源极(S)和基体(B，bulk)。在一些实施例中，提取的布局网 表与原理图设计进行比较以确定布局是否与原理图设计相匹配。

在操作114中，执行RC提取。在一些实施例中，RC提取从布局中提 取电性能信息。在一些实施例中，基于提取的布局网表来执行RC提取。 在一些实施例中，RC提取将提取的信息应用于各个器件模型，以确定在操 作110中生成的布局的电特性。RC提取涉及有源器件和用于将各个有源器 件连接在一起的互连结构。在一些实施例中，与RC提取组合地执行布局 寄生提取(LPE)。LPE从布局中提取关于有源器件的信息而不是依赖于 网表。

在操作116中执行布局后仿真。布局后仿真确定操作110的布局中的 电路性能，并将性能与从消费者所接收的性能规范进行比较。在一些实施 例中，使用布局后仿真器(诸如SYNOPSYS公司的CADENCE  DESIGN SYSTEMS公司的或者其他适当的布局后工具)来 执行布局后仿真。

如果布局后仿真确定布局满足性能规范，则将布局传送至制造阶段， 以开始制造用于创建布局的掩模。如果布局后仿真确定布局不满足性能规 范，则修正布局和原理图设计中的至少一个以解决故障，从而满足性能规 范。

与不包括宏FinFET参数的方法相比，使用方法100帮助减少基于 FinFET的电路设计期间的时间和资源。代替开发两个独立的原理图设计， 电路设计者开发了单个原理图设计，并且宏FinFET库104用于修改原理图 设计以考虑人工元件来帮助仿真电路的RC性能。宏FinFET库104允许在 利于RC提取的包括人工元件的p单元原理图与用于布局生成和评估的不 包括人工元件的p单元原理图之间的进行切换。容易地在不同的p单元原 理图之间进行切换的能力帮助避免电路设计者非故意地使原理图设计保留 寄生模式。在布局后仿真期间使设计保留寄生模式会导致考虑两次人工元 件的寄生RC值，从而降低仿真的精度。

图2是根据一个或多个实施例的宏FinFET库104的框图。宏FinFET 库104被存储在非暂时性计算机可读介质中。宏FinFET库104包括CDF  202、p单元符号204、p单元原理图206、RC二进制值208和RC等价方 程式210。宏FinFET库104包括用于各种FinFET器件(诸如n型晶体管、 p型晶体管、电阻器或其他器件)的参数。

CDF 202包括用于每个FinFET器件的结构。在一些实施例中，结构包 括固有PDK FinFET器件和宏FinFET信息，其包括人工元件。

p单元符号204包括用于寄生模式的图标和用于布局模式的图标。p单 元符号204能够使电路设计者容易地识别原理图设计是处于寄生模式还是 处于布局模式。

p单元原理图206包括用于寄生模式和布局模式的原理图设计。寄生 模式的p单元原理图206包括人工元件，诸如PODE、MEOL、BEOL或其 他寄生元件。布局模式的p单元原理图206不包括人工元件。

使用仿真工具和FinFET器件的不同配置来确定RC二进制值208。不 同的配置包括FinFET器件的不同尺寸或不同材料。这些不同的配置在 FinFET器件中创建不同的寄生效果。在用于方法100的宏FinFET库104 中存储这些不同的寄生效果。

基于RC二进制值208来确定RC等价方程式210。RC等价方程式210 用于确定FinFET器件的寄生性能。在一些实施例中，RC等价方程式210 是线性的。在一些实施例中，RC等价方程式210是非线性的。在一些实施 例中，RC等价方程式210用于在不同的RC二进制值208之间内插。

图3A是根据一个或多个实施例的处于寄生模式的n型FinFET 300的 示意图。FinFET 300是处于寄生模式的p单元原理图。FinFET 300包括n 型晶体管302。PODE 304位于源极端和漏极端中每个的附近。表示FinFET  300的MEOL和BEOL连接的电阻器和电容器306环绕晶体管302。

PODE 304类似于伪栅极结构，并用于在操作期间帮助仿真晶体管302 的实际性能。FinFET 300包括两个PODE 304。在一些实施例中，在FinFET  300中包括差不多两个PODE 304。PODE 304实际上不是晶体管302的一 部分，而是其用于仿真晶体管的实际性能。

电阻器和电容器306反映传播经过FinFET 300中的连接的信号的性 能。电阻器和电容器306不形成在FinFET 300的连接中，但是帮助仿真传 播的实际速度、传播经过FinFET的连接的信号的电压水平和电流水平。

图3B是根据一个或多个实施例的处于布局模式的n型FinFET 300’的 示意图。FinFET 300’是处于布局模式的p单元原理图。FinFET 300’包括具 有栅极端G、源极端S、漏极端D和基体端B的晶体管302’。与FinFET 300 (图3A)相比，晶体管302’不包括PODE 304或者电阻器和电容器306。 FinFET 300’用于确定晶体管302’的定位和连接，而不是晶体管的电性能。 因此，FinFET 300’仅包括在晶体管302’的制造期间实际形成的元件。

方法100(图1)使得电路设计者容易地在FinFET 300(图3A)和FinFET  300’(图3B)之间进行切换，从而能够同时进行电性能仿真和布局生成。 容易地在不同的p单元原理图之间进行切换的能力能够使用单个原理图设 计，从而节省电路设计期间的时间和资源。容易地在p单元原理图之间进 行切换的能力还帮助减少在精化电路设计以满足消费者所提供的性能规范 期间使用的迭代的数量。

图4是根据一个或多个实施例的设计基于FinFET的电路的方法400 的流程图。方法400开始于操作402，设计不包括宏FinFET器件的原理图 设计。电路设计者接收来自消费者的性能规范。电路设计者创建原理图设 计以满足性能规范。原理图设计最初不包括用于对原理图设计中的相邻器 件和导电元件的效果进行仿真的人工元件。

PDK库404通过宏FinFET应用编程接口(API)406连接(plug in)， 并且与原理图设计组合以说明基于FinFET的电路中的每个FinFET器件内 的元件的电阻和电容效果。PDK库404被存储在非暂时性计算机可读介质 中。PDK库404包括每个FinFET器件的固有结构和连接。PDK库404还 包括网表包装。网表包装用于控制固有的PDK网表程序或者宏FinFET网 表程序是否用于在方法400的每个阶段评估FinFET器件。CDF也是PDK 库404的一部分。CDF可基于从宏FinFET API 406中所提供的修改来进行 调整。在一些实施例中，从外部源来提供PDK库404，并且其能够通过宏 FinFET API 406连接。

宏FinFET API 406存储在非暂时性计算机可读介质上。宏FinFET API  406中的网表程序用于与来自PDK库404的网表包装连接，以包括人工元 件，诸如PODE以及MEOL和BEOL连接的电阻和电容元件。RC二进制 值和RC等价方程式也存储在宏FinFET API 406中。宏FinFET API 406还 包括用于各种FinFET器件的模型卡。模型卡包括与电耦合至FinFET器件 的节点相关的信息。在一些实施例中，模型卡进一步包括与FinFET器件相 关的寄生信息。在一些实施例中，宏FinFET API 406能够与由外部源提供 的PDK库404连接。

与宏FinFET库104(图1)相反，PDK库404和宏FinFET API 406的 组合用于直接连接存储在PDK库中的网表包装。通过连接PDK库404的 网表包装，PDK库404中的网表包装包括人工元件和固有PDK网表(其仅 包括电路制造期间实际形成的元件)。连接PDK库404的网表包装还更新 了存储在PDK库中的RC映射表。更新的RC映射表能够进行精确的RC 提取和FinFET器件的仿真而不要求电路设计者在寄生模式和固有PDK网 表程序模式之间切换。

在操作408中，开发包括宏FinFET参数的原理图设计。通过将PDK 库404和宏FinFET API 406与来自操作402的原理图设计进行组合，原理 图中的FinFET器件被修改为包括帮助对FinFET器件的RC性能进行仿真 的人工元件。与操作402的原理图设计相比，由于包括了人工元件，宏 FinFET参数能够更加精确地仿真电路的性能。

在操作410中执行布局前仿真。布局前仿真生成电特性或功能特性， 其用于将原理图设计的性能与来自消费者的性能规范进行比较。在一些实 施例中，布局前仿真包括比较原理图设计和性能规范之间的I-V曲线或电 流增益。在一些实施例中，布局前仿真包括响应于仿真输入对原理图设计 的输出进行仿真。然后，将输出与性能规范进行比较。在一些实施例中， 基于来自PDK库404的网表包装与宏FinFET API 406的网表程序的组合来 执行布局前仿真。

在布局前仿真之后，如果布局前仿真的结果满足性能规范，则方法400 继续操作412。如果布局前仿真的结果不满足性能规范，则方法400返回 到操作408且修正原理图设计。

在操作412中，生成布局。布局是原理图设计中的器件的物理位置和 连接。布局不包括用于在布局前仿真中对RC性能进行仿真的人工元件。 在一些实施例中，使用GDS生成布局。在一些实施例中，布局包括多层。 在一些实施例中，生成布局包括设计用于对晶圆进行图案化以形成电路的 掩模。在一些实施例中，掩模的数量等于布局中的层数。在一些实施例中， 多于一个的掩模被用于形成布局的至少一层。在一些实施例中，布局存储 在非暂时性计算机可读介质上。在一些实施例中，使用工具(诸如 CADENCE DESIGN SYSTEMS公司的或另一种适当的布局 生成工具)来生成布局。在一些实施例中，基于来自PDK库404的网表包 装来生成布局而不修改来自宏FinFET API的网表程序。

在一些实施例中，在布局生成期间执行DRC，以保持布局中部件之间 的足够间隔，使得可以在制造工艺期间精确地形成布局。在一些实施例中， 用于生成布局的相同工具用于执行DRC。在一些实施例中，在生成布局之 后，通过不同的工具来执行DRC。

在操作414中，执行LVS检查。LVS检查将布局与原理图设计进行比 较，以帮助确保布局精确地表示电路设计者所设计的电路。LVS检查不涉 及原理图设计中的人工元件。在一些实施例中，LVS检查包括来自PDK库 404(不包括宏FinFET API 406的网表程序)的网表包装。在一些实施例 中，网表包装与原理图设计进行比较，以确定布局是否与原理图设计相匹 配。

在操作416中，执行RC提取。在一些实施例中，RC提取从布局中提 取电性能信息。在一些实施例中，基于网表包装来执行RC提取。在一些 实施例中，基于RC映射表504(图5A)来执行RC提取，从而帮助确保 在RC提取期间固有的PDK器件用精确的RC信息来注释。在一些实施例 中，RC提取将提取的信息应用于各种器件模型，以确定操作412中所生成 的布局的电特性。RC提取涉及有源器件以及用于将各个有源器件连接到一 起的互连结构。在一些实施例中，与RC提取组合地执行LPE。

在操作418中执行布局后仿真。布局后仿真确定操作412的布局中的 电路性能并将该性能与从消费者所接收的性能规范进行比较。在一些实施 例中，使用布局后仿真器(诸如SYNOPSYS公司的CADENCE  DESIGN SYSTEMS公司的或者其他适当的布局后工具)来 执行布局后仿真。

如果布局后仿真确定布局满足性能规范，则将布局传送至制造阶段来 开始制造用于创建布局的掩模。如果布局后仿真确定布局不满足性能规范， 则修正布局和原理图设计中的至少一个以解决故障，从而满足性能规范。

类似于方法100(图1)，与不包括宏FinFET参数的方法相比，方法 400帮助减少基于FinFET的电路设计期间的时间和资源。代替开发两个独 立的原理图设计，电路设计者开发了单个原理图设计，并且PDK库404和 宏FinFET API 406的组合用于增加人工元件，从而帮助仿真电路的RC性 能。PDK库网表包装502(图5A)允许在利于RC提取的包括人工元件的 网表与用于固有布局前评估的不包括人工元件的网表之间的切换。方法400 的优势在于，该方法能够产生精确的布局，即使设计者将原理图设计与宏 FinFET API 406链接在一起以具有人工元件或者采用固有PDK元件而不是 人工元件，从而通过使用PDK库404内的RC映射表504来在RC提取阶 段自动地防止两次计算寄生RC值。

图5是根据一个或多个实施例的PDK库404和宏FinFET API 406的框 图。PDK库404被存储在非暂时性计算机可读介质上。PDK库包括网表包 装502，其包括切换宏FinFET API的网表程序或固有PDK网表程序。网表 包装502能够基于从宏FinFET API 406接收的信息被修改，以包括网表中 的人工元件。RC映射表504也包括在PDK库404中。RC映射表504用于 防止RC提取阶段两次计算寄生RC值，并且确保RC提取阶段后端注释固 有PDK器件。CDF 506也包括在PDK库中以帮助提供FinFET器件的固有 结构。在RC性能仿真期间，CDF 506能够基于来自宏FinFET API 406的 信息进行修改以包括人工元件。

宏FinFET API 406包括网表程序550，其用于在FinFET器件的RC性 能仿真期间连接网表包装502以包括人工元件。使用仿真工具与FinFET器 件的不同结构组合地确定存储在宏FinFET API 406中的RC二进制值552。 RC二进制值552存储用于FinFET器件中的人工元件的初始RC参数值。 存储在宏FinFET API 406中的RC等价方程式用于确定FinFET器件的寄生 性能。在一些实施例中，RC等价方程式554是线性的。在一些实施例中， RC等价方程式554是非线性的。在一些实施例中，RC等价方程式554用 于在不同的RC二进制值552之间内插。宏FinFET API 406还包括等价模 型卡556。等价模型卡556用于存储与FinFET器件相关的结构和性能数据， 以增加电路设计的速度和精度。

图6是根据一个或多个实施例的设计基于FinFET的电路的方法600 的流程图。方法600开始于操作602，设计不包括PDK FinFET器件的原理 图设计。电路设计者接收来自消费者的性能规范。电路设计者创建原理图 设计以满足性能规范。原理图设计最初不包括用于对原理图设计中的相邻 器件和导电元件的效果进行仿真的FinFET器件的特定结构。

PDK库604与原理图设计进行组合以说明基于FinFET的电路中的每 个FinFET器件的结构。PDK库604存储在非暂时性计算机可读介质上。 在一些实施例中，PDK库604类似于PDK库404(图4)。在一些实施例 中，从外部源提供PDK库604且能够被修改。

在操作606中，开发包括PDK FinFET器件的原理图设计。通过将PDK 库604与操作602中的原理图设计组合，FinFET器件的固有结构包括在原 理图设计中。

在操作608中，使用电子设计自动化(EDA)工具向PDK FinFET器 件添加约束。EDA工具用于分析电路以确定电路对输入的响应。在一些实 施例中，从外部源提供EDA工具。在一些实施例中，约束包括涉及人工元 件，从而帮助精确地仿真FinFET器件的电性能。

在操作610中执行布局前仿真。布局前仿真生成电特性或功能特性， 其用于将原理图设计的性能与来自消费者的性能规范进行比较。基于通过 宏FinFET API 614连接约束API 612来执行布局前仿真。约束API 612被 配置为与通过EDA工具引入PDK FinFET器件的约束进行交互。在一些实 施例中，通过外部源提供约束API 612。通过EDA工具来实施约束API 612。 约束API 612被配置为通过宏FinFET API 614进行修改，以包括与人工元 件相关的细节。宏FinFET API 614类似于宏FinFET API 406(图4)。在 一些实施例中，布局前仿真包括将原理图设计和性能规范之间的I-V曲线 或电流增益进行比较。在一些实施例中，布局前仿真包括响应于仿真输入 对原理图设计的输出进行仿真。然后，将输出与性能规范进行比较。

与PDK库404(图4)和宏FinFET API 406的组合相反，仅在布局前 仿真期间应用约束API 612和宏FinFET API 614以使用EDA工具来修改人 工元件。方法600的优势在于，通过限制对布局前仿真使用人工元件而避 免了RC部件的双重计算。在一些实施例中，约束API 612和宏FinFET API  614不修改PDK FinFET器件内的网表。

在布局前仿真之后，如果布局前仿真的结果满足性能规范，则方法600 继续操作616。如果布局前仿真的结果不满足性能规范，则方法600返回 到操作610且修正原理图设计。

在操作616中，生成布局。布局是原理图设计中的器件的物理位置和 连接。布局不包括在布局前仿真中通过约束API 612和宏FinFET API 614 所限定的人工元件。在一些实施例中，使用GDS生成布局。在一些实施例 中，布局包括多层。在一些实施例中，生成布局包括设计用于图案化晶圆 以形成电路的掩模。在一些实施例中，掩模的数量等于布局中的层数。在 一些实施例中，多于一个的掩模用于形成布局的至少一层。在一些实施例 中，布局存储在非暂时性计算机可读介质上。在一些实施例中，使用工具 (诸如CADENCE DESIGN SYSTEMS公司的或另一种适当 的布局生成工具)来生成布局。

在一些实施例中，在生成布局期间执行DRC，以保持布局中部件之间 的足够间隔，使得可以在制造工艺期间精确地形成布局。在一些实施例中， 用于生成布局的相同工具用于执行DRC。在一些实施例中，在生成布局之 后，通过不同的工具来执行DRC。

在操作618中，执行LVS检查。LVS检查将布局与原理图设计进行比 较，以帮助确保布局精确地表示电路设计者所设计的电路。LVS检查不涉 及原理图设计中的人工元件。

在操作620中，执行RC提取。在一些实施例中，RC提取从布局中提 取电性能信息。在一些实施例中，RC提取向各个器件模型应用提取的信息 以确定在操作616中生成的布局的电特性。RC提取同时涉及有源器件和用 于将各个有源器件连接在一起的互连结构。在一些实施例中，与RC提取 组合地执行LPE。

在操作622中执行布局后仿真。布局后仿真确定操作616的布局中的 电路性能并将该性能与从消费者所接收的性能规范进行比较。在一些实施 例中，使用布局后仿真器(诸如SYNOPSYS公司的CADENCE  DESIGN SYSTEMS公司的或者其他适当的布局后工具)来 执行布局后仿真。

如果布局后仿真确定布局满足性能规范，则将布局传送至制造阶段， 以开始制造用于创建布局的掩模。如果布局后仿真确定布局不满足性能规 范，则修正布局和原理图设计中的至少一个以解决故障，从而满足性能规 范。

类似于方法100(图1)，与不包括宏FinFET参数的方法相比，方法 600在基于FinFET的电路设计期间帮助减少时间和资源。代替开发两个独 立的原理图设计，电路设计者开发了单个原理图设计，并且约束PDK库和 宏FinFET API 614的组合用于增加人工元件，从而使用EDA工具帮助仿 真电路的RC性能。约束PDK库允许在布局前仿真期间包括宏FinFET API  614以利于精确的电性能仿真，但是在布局生成和评估期间不包括宏 FinFET API 614。宏FinFET API 614信息的限制使用帮助避免电路设计者 在布局生成和评估期间非故意地考虑人工元件，从而减少考虑两次寄生RC 值的风险，其中考虑两次寄生RC值会降低仿真的精度。

本领域技术人员应该意识到，在不背离本描述的范围的情况下，方法 100、400或600的操作顺序可以改变。本领域技术人员还应该意识到，在 不背离本描述的范围的情况下，可以增加附加操作或者可以去除一些操作。

图7是根据一个或多个实施例的用于设计基于FinFET的电路的通用计 算设备700的框图。计算设备700包括硬件处理器702和非暂时性计算机 可读存储介质704，其编码有(即存储有)计算机程序代码706(即，一组 可执行指令)。计算机可读存储介质704还编码有指令707，其用于与制 造存储阵列的制造机器进行交互。处理器702经由总线708电耦合至计算 机可读存储介质704。处理器702还通过总线708电耦合至I/O接口710。 网络接口712也经由总线708电连接至处理器702。网络接口712连接至 网络714，使得处理器702和计算机可读存储介质704能够经由网络714 连接至外部元件。处理器702被配置为执行在计算机可读存储介质704中 编码的计算机程序代码706，从而使得计算设备700可用于执行在方法100、 方法400或方法600中描述的所有操作或部分操作。

在一些实施例中，处理器702是中央处理单元(CPU)、多处理器、 分布式处理系统、专用集成电路(ASIC)和/或适当的处理单元。

在一些实施例中，计算机可读存储介质704是电、磁、光、电磁、红 外和/或半导体系统(或装置或设备)。例如，计算机可读存储介质704包 括半导体或固态存储器、磁带、可移除计算机盘、随机存取存储器(RAM)、 只读存储器(ROM)、刚性磁盘和/或光盘。在使用光盘的一些实施例中， 计算机可读存储介质704包括压缩盘-只读存储器(CD-ROM)、压缩盘- 读/写(CD-R/W)和/或数字视频盘(DVD)。

在一些实施例中，存储介质704存储计算机程序代码706，其被配置 为使计算设备700执行方法100、方法400或方法600。在一些实施例中， 存储介质704还存储执行方法100、方法400或方法600所需要的信息以 及在执行方法100、方法400或方法600期间生成的信息，诸如p单元符 号参数716、p单元原理图参数718、RC二进制值参数720、RC等价方程 式参数722、等价模型卡参数724或者执行方法100、400或600的操作的 一组可执行指令。

在一些实施例中，存储介质704存储用于与外部机器交互的指令707。 指令707能够使处理器702在电路设计处理期间生成可被外部机器读取的 指令，以有效地实施方法100、400或600。

计算设备700包括I/O接口710。I/O接口710耦合至外部电路。在一 些实施例中，I/O接口710包括键盘、小键盘、鼠标、跟踪球、跟踪垫和/ 或用于向处理器702传输信息和命令的光标方向键。

计算设备700还包括耦合至处理器702的网络接口712。网络接口712 允许计算设备700与网络714通信，一个或多个其他计算系统连接至该网 络。网络接口712包括诸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA 的无线网络接口或者诸如ETHERNET、USB或IEEE-1394的有线网络接口。 在一些实施例中，在两个或多个计算设备700中实施方法100、400或600， 并且经由网络714在不同的计算设备700之间交换诸如FinFET器件结构或 电性能的信息。

计算设备700被配置为通过I/O接口710接收来自电路设计者的关于 电路设计的信息。信息经由总线708被传输至处理器702，以确定FinFET 器件的类型。然后，FinFET器件的p单元符号被存储在计算机可读介质704 中作为p单元符号参数716。FinFET器件的p单元原理图被存储在计算机 可读介质704中作为p单元原理图参数718。计算设备700被配置为通过 I/O接口710接收关于FinFET器件的RC信息。信息被存储在计算机可读 介质704中作为RC二进制值参数720。计算设备700被配置为计算与RC 等价方程式相关联的信息。信息被存储在计算机可读介质704中作为RC 等价方程式参数722。计算设备700被配置为计算FinFET器件的信息模型 卡。信息被存储在计算机可读介质704中作为等价模型卡参数724。

本发明的一个方面涉及一种设计基于鳍式场效应晶体管(FinFET)的 电路的方法。该方法包括：使用处理器，基于性能规范设计第一电路原理 图设计，第一电路原理图设计不包括人工元件，其中，人工元件用于仿真 所述基于FinFET的电路的电性能。该方法还包括：使用处理器修改第一电 路原理图设计内的至少一个器件以形成考虑人工元件的第二电路原理图设 计。该方法还包括：使用第二电路原理图并考虑人工元件来执行布局前仿 真。该方法还包括：生成布局，布局不考虑所述人工元件；以及执行布局 后仿真，布局后仿真不考虑人工元件。

本发明的另一方面涉及一种设计基于鳍式场效应晶体管(FinFET)的 电路的方法。该方法包括：使用处理器，基于性能规范设计第一电路原理 图设计，第一电路原理图设计不包括人工元件，其中人工元件用于仿真基 于FinFET的电路的电性能。该方法还包括：使用宏FinFET库修改第一电 路原理图设计，以形成包括人工元件的第二电路原理图设计，第二电路原 理图设计可以在寄生模式和不同于寄生模式的布局模制之间切换。宏 FinFET库包括与寄生模式相关联的第一参数单元(p单元)符号、与布局 模式相关联的第二p单元符号、与寄生模式相关联的第一p单元原理图、 与布局模式相关联的第二p单元原理图以及电阻电容(RC)等价方程式。 该方法还包括：使用处于寄生模式的第二电路原理图设计和RC等价方程 式来执行布局前仿真。该方法还包括：使用处于布局模式的第二电路原理 图设计生成布局；以及使用处于布局模式的第二电路原理图设计来执行布 局后仿真。

本发明的又一方面涉及一种用于设计基于鳍式场效应晶体管(FinFET) 的电路的系统。该系统包括：处理器；以及非暂时性计算机可读介质，连 接至所述处理器。非暂时性计算机可读介质包含用于进行以下操作的指令： 使用处理器，基于性能规范设计第一电路原理图设计，第一电路原理图设 计不包括人工元件，其中，人工元件用于仿真基于FinFET的电路的电性能。 该非暂时性计算机可读介质还包括用于进行以下操作的指令：使用处理器， 修改第一电路原理图设计内的至少一个器件以形成考虑人工元件的第二电 路原理图设计。该非暂时性计算机可读介质还包括用于进行以下操作的指 令：使用第二电路原理图并考虑人工元件来执行布局前仿真。该非暂时性 计算机可读介质还包括用于进行以下操作的指令：生成布局，布局不考虑 人工元件；以及执行布局后仿真，布局后仿真不考虑人工元件。

本领域技术人员应该理解，所公开的实施例满足上述一个或多个优势。 在阅读前述说明之后，本领域技术人员能够有效地进行各种修改、等效替 换，并且各种其他实施例也包括在本文的范围内。因此，仅通过权利要求 及其等效物来限定保护范围。