先进硅处理中的软错误率(SER)减少

摘要

提供了一种制造半导体器件的方法。该方法包括提供衬底。该方法包括在衬底上方形成互连结构的一部分。该部分互连结构具有开口。该方法包括获得没有硼-10同位素的含硼气体。该方法包括用导电材料填充开口以形成接触件。使用含硼气体实施填充开口。还提供一种半导体器件。半导体器件包括衬底。半导体器件包括形成在衬底上方的互连结构。半导体器件包括形成在互连结构中的导电接触件。导电接触件具有包括钨和硼的材料成分，其中，硼是富含

说明书

相关申请的交叉参考

本申请要求于2010年8月4日提交的名为“SOFT ERROR RATE(SER) REDUCTION IN ADVANED SILICON PROCES SES”的序列号为 No.61/370,671的临时申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及半导体器件及其 制造方法。

背景技术

半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计方面 的技术进步产生了多代IC，其中，每一代都具有比前一代更小和更复杂的 电路。然而，这些进步增加了处理和制造IC的复杂性。在集成电路演进的 过程中，函数密度(即，每单位芯片面积的互连器件的数量)通常增加， 同时几何尺寸(即，可以使用制造工艺创建的最小组件)减小。该按比例 缩小工艺通常通过增加产品效率和降低相关成本提供优点。

随着半导体器件尺寸继续收缩，软错误率(soft error rate，SER)可能 成为问题。软错误是由器件中的错误或不正确信号(例如，由噪声)导致 的错误，从而导致器件的不正确操作，而器件本身可能没有缺陷。软错误 率是器件遇到软错误的比率。随着半导体技术节点发展至较新一代，特别 是用于根据65纳米(nm)节点及之后的节点制造的器件，用于这些器件 的软错误率变得更加显著。当前半导体制造技术还没有提出减小关于较新 技术节点的软错误率的有效方法。

从而，虽然用于半导体器件的软错误率减小的现有方法通常足以达到 其预期目的，但是它们不能在每个方面完全令人满意。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一 种方法，包括：提供衬底；在所述衬底上方形成接触孔；以及使用富含¹¹B 的硼材料在所述接触孔中形成导电接触件。

在该方法中，所述富含¹¹B的硼材料的¹¹B含量实际上高于硼材料的¹¹B 含量。

在该方法中，所述富含¹¹B的硼材料的¹¹B含量高于约95％。

在该方法中，以所述导电接触件包括钨的方式实施形成所述导电接触 件。

在该方法中，形成所述导电接触件包括：使用所述富含¹¹B的硼材料 形成含钨种子层。

在该方法中，形成所述导电接触件包括：通过原子层沉积(ALD)工 艺在所述接触孔中形成含钨种子层；其中，在所述ALD工艺中将所述富含 ¹¹B的硼材料用作前体。

在该方法中，形成所述导电接触件进一步包括：在所述ALD工艺之后， 实施化学汽相沉积(CVD)工艺，所述CVD工艺在所述含钨种子层上方形 成钨材料。

在该方法中，实施所述方法作为属于90-纳米技术节点以下的技术节点 的制造工艺的一部分。

该方法进一步包括：在形成所述接触孔之前，至少部分在所述衬底中 形成晶体管，所述晶体管具有沟道区；其中，以导电接触件与所述沟道区 间隔小于约0.5微米的方式实施形成所述导电接触件。

根据本发明的另一方面，提供了一种方法，包括：提供衬底；在所述 衬底上方形成互连结构的一部分，所述互连结构的一部分具有开口；获得 基本上没有¹⁰B同位素的含硼气体；以及用导电材料填充所述开口以形成 接触件，使用所述含硼气体实施填充。

在该方法中，所述含硼气体包含¹¹B同位素，并且其中，所述硼中的 所述¹¹B同位素的浓度大于约99.7％，并且其中，所述硼中的所述¹⁰B同位 素的浓度小于约0.3％。

在该方法中，以所述接触件是钨塞的方式实施填充所述开口。

在该方法中，填充所述开口包括：使用原子层沉积(ALD)工艺在所 述开口中形成种子层，在所述ALD工艺中将所述含硼气体用作前体；以及 使用化学汽相沉积(CVD)工艺在所述种子层上方形成钨材料。

该方法进一步包括：在形成所述互连结构之前，至少部分地在所述衬 底中形成晶体管；其中，将所述导电接触件形成为距离所述晶体管的沟道 区小于约0.5微米。

根据本发明的又一方面，提供了一种半导体器件，包括：衬底；互连 结构，形成在所述衬底上方；以及导电接触件，形成在所述互连结构中， 所述导电接触件具有包括钨和硼的材料成分，其中，所述硼是富含¹¹B的 硼。

在该半导体器件中，所述富含¹¹B的硼的¹¹B含量实质上高于硼材料的 ¹¹B含量。

在该半导体器件中，所述富含¹¹B的硼的¹¹B含量高于约95％。

在该半导体器件中，所述富含¹¹B的硼基本上没有¹⁰B同位素。

该半导体器件进一步包括：形成在所述衬底中的晶体管，其中，所述 晶体管的沟道区与所述导电接触件间隔小于约0.5微米。

在该半导体器件中，所述半导体器件属于小于90-纳米技术时代的半导 体技术时代。

附图说明

当结合附图进行阅读时，通过以下详细说明最好地理解本发明的多个 方面。需要强调的是，根据工业中的标准实践，多个部件没有按比例绘制。 事实上，为了论述清楚起见，多个部件的尺寸可以任意增加或减小。

图1是示出根据本发明的多个方面的用于合成净化后的硼气体的方法 的流程图。

图2是示出根据本发明的多个方面的在半导体制造工艺中利用净化后 的硼气体的方法的流程图。

图3-图4是根据图1和图2中所示的方法在制造阶段的半导体器件的 示意性部分横截面侧视图。

图5是示出表示在钨塞中的软错误率和B-10的浓度之间的相关性的仿 真结果的图表。

图6是示出根据图1和图2中公开的方法的制造半导体器件的方法的 流程图。

具体实施方式

应该理解，以下发明提供用于实现本发明的不同特征的多个不同实施 例或实例。以下描述组件和布置的特定实例，以简化本发明。当然，这些 仅是实例并且不用于限制。而且，在以下说明中，第一部件在第二部件之 上或上方的形成可以包括第一和第二部件直接接触形成的实施例，并且还 可以包括可以介于第一和第二部件之间形成附加部件，使得第一和第二部 件可以不直接接触的实施例。为了简单和清楚，可以按不同尺寸任意绘制 多种部件。

图1是示出根据本发明的多个方面的用于合成净化后的B-11同位素气 体的方法10的流程图。在随后论述中，B-11和¹¹B可以换用，以指定硼-11 同位素。类似地，B-10和10B可以换用，以指定硼-10同位素。B-10和B-11 是硼的不同同位素，并且每个都具有五个质子。然而，同位素B-10具有五 个中子，但同位素B-11具有六个中子。实际上，B-10和B-11按照约20％/80％ 的份额(约20％B-10并且约80％B-11)存在。

参考图1，方法10涉及多阶段交换-蒸馏处理(multi-stage  exchange-distillation process)。该方法10包括框20，其中，合成¹¹BF₃气体。 在实施例中，将以下化学反应过程用于生成¹¹BF₃气体：

¹¹BF₃·O(CH₃)₂+¹⁰BF₃<＝>¹⁰BF₃·O(CH₃)₂+¹¹BF₃(第一化学反应 过程(first chemical process))

其中，¹¹BF₃·O(CH₃)₂和¹⁰BF₃·O(CH₃)₂为液体形式，并且¹⁰BF₃和¹¹BF₃为气体形式。

以上列出的第一化学反应过程是双向化学反应。反应的方向可以通过 调节化学反应过程的压力来控制。例如，低压可能导致第一化学反应过程 的方法从“左”到“右”进行反应，从而产生¹⁰BF₃·O(CH₃)₂液体和¹¹BF₃气体。由于¹¹BF₃组成为气体形式，所以该组成可以与¹⁰BF₃·O(CH₃)₂液体分 离并且被收集起来以备随后使用。

方法10继续至框30，其中，将¹¹BF₃气体用于合成¹¹B₂F₆气体。在实 施例中，将以下化学反应过程用于生成¹¹B₂F₆气体：

2*¹¹BF₃+6*NaH＝＞¹¹B₂H₆+6*NaF    (第二化学反应过程)

可以与NaF分离地收集¹¹B₂F₆。将¹¹B₂F₆视为包括基本没有B-10同位 素的气体(或富¹¹B气体)的净化后的B-11同位素。净化后的¹¹B₂H₆气体 中的硼材料的B-11含量基本大于约80％，例如，约95％。在实施例中，净 化后的硼气体中的硼材料的B-11含量为99.7约％，意味着净化后的硼气体 的B-10同位素小于约0.3％。如果期望较高含量的B-11同位素，则可以实 施附加净化处理，以进一步富含气体的B-11含量。¹¹B₂H₆气体的B-11同位 素还非常稳定。由于这些特性，将在以下论述的半导体制造处理中使用 ¹¹B₂H₆气体。

图2是根据本发明的多个方面的在半导体制造处理中使用净化后的 ¹¹B₂H₆气体的方法50的流程图。参考图2，方法50包括框60，其中，在衬 底(还称为晶圆)中形成开口。在实施例中，衬底是半导体衬底，例如， 掺杂有P-型或N-型掺杂剂的硅衬底。多种类型的半导体器件都可以形成在 衬底内。这些半导体器件可以包括场效应晶体管(FET)器件、或双极晶 体管器件。衬底还可以包括互连结构，该互连结构包括包含用于互连衬底 的多个半导体器件的金属线的多个互连层(金属层)。可以通过接触件/通 孔建立不同互连层之间的电连接。

在框60中，开口可以形成在互连结构中，使得开口可以填充有导电材 料(诸如，钨)，从而稍后形成接触件之一。因此，开口还可以被称为接 触孔。

方法50继续至框70，其中，使用净化后的B-11同位素气体实施原子 层沉积(ALD)工艺，以部分地填充接触孔。ALD工艺可以在ALD室中 发生。在实施例中，ALD工艺使用由图1的方法10收集的¹¹B₂H₆气体作为 前体。在这样的实施例中，ALD工艺具有多个循环。每个循环都包括浸泡 工艺和成核工艺。在250摄氏度以上的工艺温度下实施浸泡工艺。在浸泡 工艺期间，发生以下化学反应过程：

¹¹B₂H₆＝＞2*¹¹B+3*H₂(第三化学反应过程)

换句话说，将净化后的¹¹B₂H₆气体用于在接触孔中沉积B-11的薄层(为 原子等级)。化学反应过程的其他产物3*H₂是气体并且将逸出，或相反， 不能被收集。

ALD工艺的每个循环还包括成核工艺。在从约2托至约15托的工艺 压力下实施成核工艺。在成核工艺期间，发生以下化学反应过程：

WF₆+¹¹B₂H₆＝＞W+3*¹¹BF₃+3*H₂(第四化学反应过程)

将WF₆用作另一前体。从而，将净化后的¹¹B₂H₆气体用于在接触孔中 沉积钨(W)的薄层(原子等级)。由于浸泡工艺先于成核工艺，所以形 成在接触孔中的钨的薄层可以包含B-11同位素。化学反应过程的其他产物 ¹¹BF₃和3*H₂是气体并且将逸出，或相反，不能被收集。

在实施多次以上循环(每个循环都包括浸泡工艺，然后为成核工艺) 之后，将钨层被形成为部分填充接触孔。该钨层包含B-11，B-11稳定。

方法50继续至框80，其中，实施化学汽相沉积(CVD)工艺，以形 成填充接触孔的钨塞。CVD工艺使用通过上述框70的ALD工艺所形成的 钨层作为种子层，以在接触孔中沉积更多钨材料。可以在从约350摄氏度 至约500摄氏度的工艺温度以及从约200托至400托的工艺压力下实施 CVD工艺。CVD工艺可以在CVD室中发生。在CVD工艺期间，发生以 下化学反应过程：

WF₆+3*H₂＝＞W+6*HF    (第五化学反应过程)

化学反应过程的产物6*HF是气体并且可以逸出，或相反，不能被收 集。化学反应过程的产物W是填充接触孔的钨块，并且还可能称为钨塞。 因此，贯穿形成钨塞的整个制造过程，没有使用B-10同位素。相反，将稳 定的B-11同位素用于帮助形成钨塞并且在最终形成的钨塞中可以存在该 B-11同位素。

而且，将两个阶段过程(多循环ALD工艺，然后为CVD工艺)用于 形成钨塞的原因之一在于，将ALD工艺用于改善间隙填充性能。技术节点 变得越小，器件尺寸减小，并且接触孔也变得越小。使用传统沉积工艺， 很难填充这样的小接触孔而不在其中留下间隙。这些间隙可能降低器件性 能或者导致器件缺陷。在此，将ALD工艺用于填充接触孔的底部部分而没 有间隙，这是因为ALD工艺能够以非常精确的方式形成小部件。此后，形 成钨塞的块的CVD工艺能够填充接触孔的其余部分而不留下间隙。

图3-图4是帮助示出本文所公开的实施例的优点的半导体器件100的 示意性部分横截面侧视图。参考图3，半导体器件100具有掺杂的硅衬底 110。半导体器件100包括FET晶体管器件，该FET晶体管器件具有源极/ 漏极区120和121、以及栅极结构122。源极/漏极区中的每个都由P-型掺 杂剂(诸如，硼)或N-型掺杂剂(诸如，砷或磷)进行掺杂。虽然未示出， 但是源极/漏极区120和121中的每个都可以进一步包括：轻掺杂的源极/ 漏极区和重掺杂的源极/漏极区。在实施例中，半导体器件100是属于小于 90纳米(nm)的技术节点或技术时代的半导体器件。例如，半导体器件 100可以是65nm技术节点晶体管、40nm技术节点晶体管、28nm技术节点 晶体管、或20nm技术节点晶体管。在一些实施例中，半导体器件100可 以包括：FINFET晶体管或纵向晶体管。

栅极结构122设置在衬底110上方并且在源极/漏极区120和121之间。 栅极结构122包括：栅极介电层和形成在栅极介电层上方的栅电极层。在 一个实施例中，栅极介电层包括：氧化物材料，并且栅电极层包括：多晶 硅材料。在另一实施例中，栅极介电层包括高-k介电材料，并且栅电极层 包括金属材料。当将适当电压施加至栅极/漏极区120和121以及栅极结构 122时，导电沟道区125可以形成在栅极结构122上方的衬底110的一部 分中。

接下来，层间介电层126形成在衬底110上方和栅极122上方。层间 介电层126是随后将形成的互连结构(未示出)的一部分。互连结构具有 多个互连金属层，并且提供在半导体器件100和外部器件之间的电连接。 层间介电层126可以包括低-k材料。在层间介电层126中形成开口128。 在实施例中，在源极/漏极区120和121中的一个上方形成开口128。在其 他实施例中，开口128可以形成在栅极结构122上方。

参考图4，在开口128中形成钨塞130。如上所述，互连结构可以具有 多个互连层。在此，可以将钨塞130用于建立与源极/漏极区121的电连接。 类似地，类似于钨塞130的其他钨塞可以形成在栅极结构122或其他源极/ 漏极区120上方。为了简单的原因，在此没有示出这些其他钨塞。

根据以上在图1和图2中所述的方法10和50形成钨塞130。换言之， 没有使用B-10同位素而使用稳定的B-11同位素形成钨塞130。在实施例 中，首先使用以上结合图1的框20所述的第一化学反应过程生成¹¹BF₃气 体。接下来，通过实施以上结合图1的框30所述的第二化学反应过程将¹¹BF₃气体用于生成¹¹B₂H₆气体。¹¹B₂H₆气体的B-11含量是富B-11的，并且因此， 基本没有B-10。在实施例中，¹¹B₂H₆气体中的硼的B-11含量大于约95％， 例如，大于或等于约99.7％。换句话说，¹¹B₂H₆气体中的硼的B-10含量小 于约5％，例如，小于或等于约0.3％。此后，在ALD工艺中将富含B-11 的¹¹B₂H₆气体用作前体，以在接触孔中形成钨种子层。ALD工艺包括多个 浸泡和成核工艺。钨种子层包括硼，在这种情况下硼是富含B-11硼。钨种 子层基本没有B-11。然后，实施CVD工艺，从而基本上通过钨填充接触 孔，从而形成钨塞130。

热中子140可以存在于钨塞130周围的空气中。热中子140可以快速 地移动并且可以撞击钨塞130，例如，钨塞130的侧壁。如果将B-10同位 素用于形成钨塞，则钨塞应该包含B-10同位素材料。在这种情况下，在alpha 裂变过程中可以由钨塞中的B-10同位素吸收热中子140。结果是将形成不 稳定的B-11同位素。不稳定的B-11同位素可以被转化为锂(Li)和alpha 粒子。如果将钨塞定位成相对接近晶体管器件(例如，距离沟道区125小 于约0.5um)，则alpha粒子可能引起对晶体管器件的破坏或电干扰，这可 以表明其本身为软错误率降级。

根据在此所公开的实施例，由于钨塞130包括稳定的B-11同位素而不 是B-10同位素，所以热中子140可以撞击钨塞130而没有导致不稳定B-10 同位素的形成。同样地，不会发生alpha裂变，并且没有形成alpha粒子。 因此，通过实现上述方法大大改进软错误率。即使将钨塞130定位成非常 接近(例如，距离沟道区125小于约0.5um)沟道区125或源极/漏极区 120-121，这种情况也保持为真。

相比之下，用于65-nm技术节点及之后的技术节点的传统半导体制造 的方法已经认识到与热中子140和在钨塞中存在的B-10的结合相关问题。 例如，这些传统方法不能意识到，在ALD工艺中仅使用硼作为前体可能将 不可忽略数量的B-10材料引入钨塞中。作为另一实例，根据软错误率，传 统方法还可能不能认识到在软错误率方面由这些不可忽略数量的B-10材 料产生的影响。而且，在以前的技术时代，由于几何尺寸较大，所以可以 将形成的钨塞定位为足以远离噪声敏感的半导体部件。除此之外，B-10材 料没有应用于该工艺中。为了上述这些原因，传统方法不能采取措施，从 而防止使用B-10气体形成钨塞。因此，通过这些传统方法制造的半导体器 件通常存在不能接受的高软错误率，尤其是随着技术时代变得越来越小(其 导致日益更小的几何尺寸)。

相比之下，本发明意识到，在ALD工艺中仅使用硼作为前体将在钨塞 中留下不可忽略数量的B-10材料。本发明还认识到B-10材料可能对不断 缩小的半导体器件产生负面影响。因此，本发明涉及采用谨慎措施来净化 硼气体，以取得基本没有B-10同位素的富含B-11硼气体。以这种方式， 钨塞130可以形成为基本没有B-10，从而显著改善软错误率问题。

另外，本文所公开的方法可以在其他制造工艺中使用。例如，与40-nm 技术节点及之后的技术节点相关的硅锗(SiGe)外延工艺可能涉及硼的使 用。然而，与SiGe工艺相关的B-10同位素浓度比钨塞低约两个数量级。 同样地，由SiGe外延工艺中的B-10同位素导致的软错误率与钨塞工艺相 比不明显。然而，如果软错误率需要进行改善，则为了类似于上述那些原 因，可以将B-11同位素而不是B-10同位素用于SiGe外延工艺。

虽然未示出，但是应该理解，可以实施附加处理，从而完成半导体器 件100的制造。例如，可以形成钨塞130所属的互连结构的其他部分。包 含半导体器件100的晶圆还可以经过钝化、测试、晶圆切割/划片 (dicing/slicing)、以及封装工艺。

图5是示出软错误率和在钨塞中的B-10的浓度之间的相关性的仿真结 果的图表200。图表200的Y-轴示出所仿真的软错误率的百分比。图表200 的X-轴示出技术节点：N90(90-nm节点)、N65(65-nm节点)、N40(40-nm 节点)、N28(28-nm节点)、以及N20(20-nm节点)。条210-214分别 被示出用于这些技术节点。柱210-214表示与钨塞中的预定B-10同位素浓 度相关的软错误率的仿真结果。柱220-223还示出了分别用于N65、N40、 N28、以及N20节点。柱220-223表示与钨塞中的预定B-10同位素浓度的 一半相关的软错误率的仿真结果。

如图5所示，对于N90技术节点，由钨塞中的B-10导致的软错误率可 忽略地低，使得不需要进行进一步分析。对于N65技术节点以及之后的节 点(更小的节点)，由钨塞中的B-10导致的软错误率可能变得太大以致不 能忽略。然而，可以看出，随着B-10的浓度减小，软错误率相应地降低。 钨塞中的B-10的浓度和软错误率可能具有1∶1逆相关(inverse eorrelation)。 换句话说，软错误率可以与钨塞中的B-10的浓度成正比例和成反比例 (directly and inversely proportional to)。因此，通过除去钨塞中的B-10，本 发明将显著地改善软错误率。

图6是示出根据图1和图2中公开的方法的多个方面的制造半导体器 件的方法的流程图。方法300开始于框310，其中，提供衬底。方法300 继续至框320，其中，在衬底上方形成互连结构的一部分。该部分互连结 构具有开口。方法300继续至框330，其中，获得含硼气体。含硼气体基 本没有硼-10同位素。方法300继续至框340，其中，开口填充有导电材料， 以形成接触件。使用含硼气体实施该填充。

本发明的实施例提供优于现有方法的优点。然而，将理解，其他实施 例可以提供不同优点，并且不要求所有实施例都具备特定优点。一个优点 在于，由于净化后的(富含B-11)硼气体的使用，使得可以将钨塞形成为 基本没有B-10同位素。从而，可以防止与B-10同位素相关的软错误率问 题。另一优点在于，本发明的工艺与现有制造工艺流程可兼容，并且因此， 不涉及额外制造成本。

本发明的一种宽泛形式涉及一种方法。该方法包括提供衬底。该方法 还包括在衬底上方形成接触孔。该方法还包括使用富含¹¹B的硼材料在接 触孔中形成导电接触件。

本发明的另一种宽泛形式涉及一种方法。该方法包括提供衬底。该方 法包括在衬底上方形成互连结构的一部分。该部分互连结构具有开口。该 方法包括：获得基本没有¹⁰B同位素的含硼气体。该方法包括用导电材料 填充开口，以形成接触件。使用含硼气体实施填充。

本发明的又一种宽泛形式涉及半导体器件。半导体器件包括衬底。半 导体器件包括形成在衬底上方的互连结构。半导体器件包括形成在互连结 构中的导电接触件。导电接触件具有包括钨和硼的材料成分，其中，硼是 富含¹¹B的硼。

以上描述了多个实施例的特征，使得本领域技术人员可以更好地理解 以下详细说明。本领域技术人员应该想到，他们可以容易地使用本发明作 为基础来设计或修改达到在此介绍的实施例的相同目的和/或实现相同优 点的其他工艺和结构。本领域技术人员还将认识到，这些等效结构不脱离 本发明的主旨和范围，并且他们可以在不背离本发明的主旨和范围的情况 下，在此作出多种改变、替换和更改。