CMOS像素中的半岛形传输栅

摘要

一种具有半岛形传输栅(430、430b、430a)的钉扎光电二极管结构(400)，该半岛形传输栅减少在光电二极管(410)与浮动漏极(440)之间的势垒的出现，该钉扎光电二极管结构防止全阱容量(FWC)的损耗且减少图像滞后的发生。

说明书

要求优先权

本申请根据专利合作条约(PCT)的第8条主张2009年1月9日提交 的美国临时专利申请No.61/143,721以及2009年12月17日提交的美国专 利申请S/N 12/641,133的优先权。

技术领域

本发明的实施例一般地涉及互补金属氧化物半导体(CMOS)像素，且尤 其但非排他地涉及一种具有半岛形传输栅的CMOS像素。

背景技术

CMOS图像传感器可使用4-晶体管(“4T”)像素阵列。一4T像素一般 包含光电二极管(即负责收集电磁能量及将所收集的电磁能量转换成电子 的光敏元件)、传输晶体管、源极随耦器放大器晶体管以及行选择晶体管。 累积在该光电二极管的光敏区域中的电子最终由像素单元的晶体管组件而 转换成信号电压。在CMOS图像传感器中常见的一类型光电二极管为钉扎 光电二极管。具体而言，p-n-p钉扎光电二极管通常使用p型半导体衬底、 注入到该p型衬底中的n型阱及注入到该n型阱中的p+层而建构。此p+ 层用作p-n-p光电二极管中的“钉扎件(pin)”。

光电二极管的光敏区域将入射电磁能量转换成所累积电子的效率取决 于许多因子，许多因子包含该光电二极管的全阱容量(FWC)。FWC是光电 二极管在达到饱和之前可储存的电子数目的量度。当达到光电二极管的饱 和时，过量电子可溢流至邻近像素。增加的光电二极管FWC可导致CMOS 传感器的较高动态范围及较高信噪比，其最终导致较高质量数字图像。

目前，CMOS图像传感器已被设计成背面照明(“BSI”)。BSI指代在 曝露的半导体衬底表面(即背面)上的光电二极管的光敏区域的照明，或在将 额外p+注入层置于硅p型衬底上的情况中，则指代在该p+注入层的一侧上 的该光电二极管的光敏区域的照明。在BSI图像传感器中，在不受形成例 如像素单元的晶体管组件及相关互连件的任意金属层或氧化物层干扰的情 况下发生照明，允许入射电磁能量以更直接路径通过该光电二极。在正面 照明(“FSI”)CMOS图像传感器中，该光电二极管的光敏区域形成在最接 近多晶硅、氧化物及金属层的该衬底的一侧上，使得必须注意确保FSI像 素单元的该光敏区域不被多晶硅或金属层覆盖。因此更多电磁能量可到达 BSI配置中的光电二极管以便改良图像质量。

随着像素单元大小减小，光电二极管注入物的大小及该光电二极管的 大小也减小。较小光电二极管注入物可导致FWC的减小。虽然补偿由于光 电二极管大小减小所引起的FWC的减小的简单方法是增加在该p-n-p光电 二极管的n阱中的掺杂浓度，但是增加n掺杂浓度的代价为图像滞后增加。

附图简述

参考以下附图来描述本发明的非限制性及非穷举性实施例，其中贯穿 各视图相同附图标记指示相同部分，除非另有说明。附图不是依比例绘制 的，除非另有指示。

图1示出图像传感器的4T单位像素单元的实施例的电路图。

图2A示出BSI像素结构的一部分的俯视(即正视)图。

图2B示出图2A的BSI像素结构的一部分的截面。

图3A示出贯穿图2A所示BSI像素结构的该部分的等电位线。

图3B示出大体沿着图3A中的截面线Y-Y′截取的图3A的BSI像素结 构的一部分的截面。

图3C是沿着图3A中的线X-X′得到的电位示意图。

图4A是使用半岛形传输栅的BSI像素单元的一部分的实施例的俯视 图。

图4B是图4A的BSI像素单元的该部分的一截面。

图5A示出贯穿图4A的BSI像素单元的该部分的等电位线。

图5B示出大体沿着图5A中的截面线5B-5B截取的图5A的BSI像素 单元的该部分的一截面。

图5C是贯穿图5A中的线X-X′得到的电位示意图。

图6是成像系统的一实施例的框图，该成像系统可使用所公开的像素 实施例之一。

具体实施方式

本文描述一种含有半岛形传输栅的CMOS像素的装置、系统及方法的 实施例。在以下描述中，描述许多特定细节以提供本发明实施例的完全理 解。但是本领域技术人员将认识到：本发明可以在没有一个或多个特定细 节的情况下实践，或以其它方法、组件、材料等实践。在其它实例中，虽 然未详细展示或描述已知结构、材料或操作，但是它们包含在本发明的范 围内。

贯穿此说明书，在提及“一个实施例”或“一实施例”时意为结合该 实施例所描述的特定特征、结构或特性包含于本发明的至少一实施例中。 因此，在此说明书中短语“在一个实施例中”或“在一实施例”的出现未 必完全指代相同实施例。此外，特定特征、结构或特性可以在一个或多个 实施例中以任意合适方式组合。

随着像素单元大小减小，晶体管尺寸亦减小，其由于在传输栅与浅沟 槽隔离(STI)结构边缘之间的距离缩减而减小该传输栅下的电位。本文公开 的BSI像素单元实施例使用半岛形传输栅以防止归因于隔离p区域侵蚀的 全阱容量(FWC)的损耗，隔离p区域侵蚀产生引起较低效的滞后传输的势 垒。

图1是成像传感器的4T单位像素单元100实施例的电路图。单位像素 单元100包含光电二极管(“PD”)110、传输晶体管(“TX”)120、重置晶 体管(“RST”)130、源极跟随器放大器(“SF”)150及行选择晶体管(RS)160。 TX 120、RST 130、SF 150及RS 160均包含源极、漏极与栅极。PD 110电 连接至TX 120的源极。TX 120的漏极在浮动漏极(“FD”)140处耦合至 RST 130的漏极以及SF 150的栅极。SF 150的漏极连接至RS 160的源极。 RS 160的漏极连接至列总线170。RST 130的源极与SF 150的源极连接至 电位Vdd。

当TX 120截止时，RST 130由重置脉冲来导通，且FD 140随后系设 定为近似Vdd的电压电平。当将行选择信号施加至RS 160的栅极时，接着 FD 140处的电压由SF 150来放大。随后，将该重置电压电平Vdd传输至 列总线170。

在像素单元100曝露于电磁能量(由箭头180表示)期间，诸如当在相机 上拍摄图像且开启该相机的快门时，PD 110产生并累积电子。该曝露周期 亦视作积分周期。在该积分周期结束时，将传输脉冲信号施加至TX 120的 栅极以导通TX 120，由此允许在PD 110中之所累积的电子(即电荷)传输至 FD 140。SF 150将FD 140处的该电荷转换为信号电压。当将行选择信号施 加至RS 160的栅极时，将RS 160处的所累积的电压电平传输至列总线170。 在该累积电压电平及该重置电压电平两者处对列总线170的电压进行采样， 使得在该所累积电压电平与重置电压电平之间的差为由于电磁能量180入 射在光电二极管110上而引起的信号电压。

在第二积分周期期间拍摄另一图像之前，重置该光电二极管本身。通 过施加传输信号至TX 120的栅极而同时施加重置信号至RST 130的栅极来 发生此重置。因此PD 110被重置为接近Vdd且该像素单元准备好用于第二 积分周期。

在重置后，未经由TX 120自PD 110传输至FD 140的PD 110中的任 何所累积电荷可仍留在PD 110中，且可促成图像滞后(即由于将剩余电荷 传递至后续积分周期，且因此传递至后续图像)。除了引起图像滞后外，重 置后仍留在PD 100中的电子在后续积分周期有效地减小光电二极管的全阱 容量(FWC)。

现在转向图2A及图2B，示出背面照明(BSI)像素结构的实施例的一部 分。图2A示出BSI像素结构200的一部分的俯视图。在图2A中所示的视 图对应于通常称为正面的图。图2B示出BSI像素结构200的截面图。为了 简明，在图2A及图2B中仅示出与该传输栅的特定部分及该BSI像素结构 的光电二极管有关的元件。如自在图2A中所示的俯视图可见，BSI像素结 构200包含光电二极管210、传输栅230、置于p型浮动漏阱241内的浮动 漏极240以及浅沟槽隔离(STI)结构270。

如可在图2B中所见，BSI像素结构200的该部分进一步包含p掺杂衬 底250以及在p掺杂衬底250的正面内形成的n型光电二极管注入物212。 完成该p-n-p结构，p+钉扎光电二极管注入层211置于n型光电二极管注入 层212的顶部上。此外，在p型衬底250之背表面上的p+光电二极管注入 层213充当为与p型衬底250的接触件。

在给定光电二极管积分时间期间，电磁能280通过在硅衬底250背面 上的p+光电二极管注入层213入射在BSI像素结构200上。STI 270围绕 光电二极管210并且电隔离该光电二极管210与邻近光电二极管(未示出)。 如先前提及，在该积分周期后，将传输脉冲信号施加至传输栅230，该传输 栅将光电二极管210与浮动漏极240及p型浮动漏阱241分隔开。然后所 累积电荷沿着衬底250的沟道区域260自光电二极管210移动至浮动漏极 240。p型浮动漏阱241隔离p型衬底250与n型浮动漏极240，其比p型 衬底250具有相对高掺杂。

图3A示出贯穿图2A的BSI结构200的该部分的等电位线315与345。 换言之，等电位线315与345的每一个代表沿着一条线大体相同的电位值， 但是不同线的电位值可不同。图3B示出沿着图3A的最接近传输栅230的 光电二极管210的边缘处的线Y-Y′所取的传输栅及光电二极管的截面。该 截面进一步示出置于p掺杂衬底250的表面上且与p掺杂衬底250的表面 电接触的p+光电二极管注入层213，p+光电二极管注入层213在操作该单 位像素单元期间曝露于电磁能量280。其它置于p掺杂衬底250上且与p 掺杂衬底250电接触的是p型沟道阻断体371及n型光电二极管注入物212， 如图3B所示。沟道阻断体371围绕STI 270并基本上电隔离STI 270与n 型光电二极管注入物212。

光电二极管210的最大电位一般出现在中央区域中，其标记为“A”。 理想地，光电二极管的电位将在贯穿光电二极管210的所有点处相等，但 是在大多数的情况下并非如此。举例而言，STI 270的表面可具有因像素单 元形成工艺所引起的缺点。这些缺点可引起暗电流，暗电流效应可通过利 用p型沟道阻断体371以隔离STI结构270与光电二极管210来减轻。n 型光电二极管注入物212可与p型沟道阻断体371反应并形成耗尽区域， 因此减小在最接近STI 270的区域中的光电二极管210的电位。

再参考图3A，由B标记的区域代表在导通传输栅230时在传输栅230 下的光电二极管210中的较低电位区域。由于在光电二极管210的边缘与p 型沟道阻断体371之间的短距离，区域B可经历比区域A低的电位，p型 沟道阻断体371隔离STI 270。在区域A与区域B之间的电位差可防止在 光电二极管210中所累积的电子经由传输栅230传输至浮动漏极240，使得 在光电二极管210与浮动漏极240之间产生势垒。

图3C示出沿着图3A中的线X-X′得到的电位的示意图。如可在图3C 中所见，区域B示出电位中的凹陷，其用作为势垒。在将传输脉冲信号施 加至传输栅230时，该势垒(当出现时)可防止自光电二极管310至浮动漏极 240的完全的电子传输，导致电子在重置后留在该光电二极管处。如以上论 述，该留下来的累积电荷整体上可干扰后续积分周期和/或整体上减小该光 电二极管的FWC。P型沟道阻断体371对浮动漏极240具有类似效应，如 由等电位线所示。

图4A示出具有半岛形传输栅430的BSI像素单元400的一部分的实 施例的平面俯视图。如本文所用，术语“半岛形传输栅”指代一种传输栅， 其中该栅的一部分大体上朝向光电二极管410的中央延伸超出BSI传输栅 230，或自该BSI传输栅230(如在图2A中所见)向外延伸，使得传输栅430 的所延伸部分沿着如在图4A中所见的线4B-4B。在图4A中使用该线4B-4B 来指示在图4B中所见的截面区域，该区域横跨传输栅430横切光电二极管 410的中央并垂直于传输栅430。BSI像素单元400包含STI 470及沟道460。

与通常用于像素的传输栅(见图2)相反，用于BSI像素单元400中的传 输栅430包含大体对应于BSI传输栅230(见图2A)的主要部分430a及在至 少部分的光电二极管上方的同一平面上自主要部分430a突出或延伸的“半 岛”或突出部430b。在图4A-图4B中示出的示例中，该半岛是引起传输栅 230形成“T”形的垂直突出部，该“T”形位于光电二极管410的光敏区 域上方，导致与类似大小的p-n-p像素结构相比，较小的p+钉扎光电二极 管注入区域411。虽然所示半岛垂直于在图5A中的传输栅，并且在与图5A 中的传输栅处于同一平面中，但是应注意，在特定应用中，诸如倾斜突出 部，或较宽条带等其它构造可能是有效的。在一实施例中，n型光电二极管 注入物412保持未从图2A及图2B所示的光电二极管发生改变。由于像素 单位单元400的BSI体系结构，衬底450的表面积、p+光电二极管注入物 413、p型衬底450及n型光电二极管注入物412不因使用半岛形的传输栅 430而受影响。浮动漏极440及p型浮动漏阱441的结构亦不受该半岛栅的 影响。

图5A示出对在图4A中描绘的像素单位单元400的该部分的等电位线 515与545。应注意光电二极管410中的等电位线515的形状类似于在图3A 中的等电位线315。如在图3A中，光电二极管410的最大电位在由A指示 的光电二极管410的最内部区域附近。不过重要的是，在区域A处的该最 大电位也位于光电二极管410与传输栅430(B)的交叉处且位于传输栅430 与浮动漏极440之间。如在图5A及图5C中所示，使用半岛形传输栅导致 与图3A及图3C中的A与B之间建立的势垒相比，在点A与B之间的势 垒减小。势垒减小在图5C中以曲线图表示为电位对比沿着线X-X′(在图 5A示出)的距离。再参考图5A，光电二极管的由A标记的峰值电位与由B 标记的在传输栅430下的电位相同。当导通传输栅430时，贯穿光电二极 管410的较低势垒可导致更多累积电荷自光电二极管410传输至浮动漏极 440。这意味着来自先前积分周期的较少电子可仍维持在后续积分周期中， 由此防止FWC之损耗并减小图像滞后。

图5B示出穿过位于光电二极管410之上的半岛形传输栅430、横跨图 5A中的线5B-5B的单位像素单元400的截面。在该截面图中可看到图5A 中由B标记的区域。p型沟道阻断体571与光电二极管410(分别由p+钉扎 注入物411及n型光电二极管注入物412、p掺杂衬底450及p+光电二极 管注入物413组成)由比图3C中的BSI p型沟道阻断体371与光电二极管 210(分别由p+钉扎注入物311及n光电注入物312、p掺杂衬底340及p+ 光电二极管注入物313组成)大的距离分隔开。以此方式，该半岛形栅亦可 减少在该n型光电二极管注入物上的p型沟道阻断体侵蚀的影响。这可导 致具有与来自BSI像素单元的光电二极管相比更大的全阱容量的光电二极 管。

如贯穿本公开内容所论证，半岛形传输栅可降低横跨在光电二极管与 浮动漏极之间的BSI像素单元的势垒。这可导致相比于其它BSI像素单元 结构的图像滞后的减小。此外，p型沟道阻断体的侵蚀(p型沟道阻断体将 STI与光电二极管分隔开)在该光电二极管上可导致横跨BSI像素单位单元 中光电二极管的不同区域的电位差。横跨光电二极管的不同区域的电位差 可防止在光电二极管中累积的电子经由传输栅转换至浮动点；这些电子可 引起在后续积分周期中的图像滞后。使用如本文公开的半岛形传输栅通过 增加在该传输栅与该STI之间的物理距离来减小在传输栅下的该光电二极 管区域上的p型沟道阻断体的影响。当与一些BSI像素单元作比较时，这 可导致介于光电二极管与浮动漏极之间的势垒出现减少或大小减小，防止 光电二极管区域的FWC损耗并减小图像滞后的发生。

虽然贯穿本公开内容描述的特定光电二极管示例为p-n-p型光电二极 管，但是使用半岛形传输栅亦可广泛应用于诸如n-p-n光电二极管等其它光 电二极管类型。虽然本文描述的半岛形传输栅的示例用于BSI像素单元体 系结构，但是其亦可与诸如FSI像素单元等其它结构一起使用。此外，除 了形成“T”的半岛形状以外的半岛形状将导致光电二极管与浮动漏极之间 的势垒的类似减小，且落在本公开内容的范围内。此外，本文描述的光电 二极管可放置在相对于半岛形传输栅的任意方向上。

图6示出成像系统600的实施例。可包含折射的、衍射的或反射的光 学器件或其组合的光学器件601耦合至图像传感器602以将图像聚焦在图 像传感器的像素阵列604的若干像素上。像素阵列604捕捉该图像且成像 系统600的剩余器件处理来自该图像的像素数据。

图像传感器602包括像素阵列604及信号读取及处理电路610。在一 实施例中，图像传感器602是包含像素阵列604的背面照明(BSI)图像传感 器，该像素阵列是二维的且包含排列成行606与列608的复数个像素，但 是在其它实施例中，图像传感器602可为正面照明(FSI)图像传感器或组合 BSI与FSI的图像传感器。在一实施例中，在像素阵列604中的像素中的一 个或多个可为在图4A至图4B或图5A至图5B中所示的像素实施例之一， 但是像素阵列604的其它实施例中，诸像素之一或多个可为本文论述的变 体的任一个。

在操作像素阵列604以捕捉图像期间，像素阵列604中的每一像素在 特定曝光周期捕捉入射光(即光子)且将所聚集的光子转换成电荷。由每一像 素产生的电荷可作为模拟信号读出，且该模拟信号的特性，诸如其电荷、 电压或电流将代表在该曝光周期期间入射在该像素上的光强度。

虽然所示的像素阵列604是规则成形，但是在其它实施例中，该阵列 可具有不同于所示的规则或不规则配置且可包含比所示更多或更少的像 素、列及行。此外，在不同实施例中，像素阵列604可为包含设计成捕捉 光谱的可见部分中的图像的红色、绿色及蓝色像素的彩色图像传感器或可 为黑白图像传感器和/或设计成捕捉诸如红外或紫外的光谱的不可见部分中 的图像的图像传感器。

图像传感器602包含信号读取及处理电路610。其中，电路610可包 含自每一像素有方法地读取模拟信号、过滤这些信号、对缺陷像素校正等 的电路及逻辑。在电路610仅执行某些读取及处理功能的实施例中，这些 功能的其余部分可由诸如信号调节器612或数字信号处理器(DSP)616的一 个或多个其它组件执行。虽然在附图中将读取及处理电路610示作独立于 像素阵列604的元件，但是在一些实施例中，读取及处理电路610可在同 一衬底上与像素阵列604整合或可包括嵌入在该像素阵列内的电路或逻辑。 但是在其它实施例中，读取及处理电路610可为如在图中所示的在像素阵 列604外部的元件。在另外其它实施例中，读取及处理电路610可为不仅 在像素阵列604外部而且在图像传感器602外部的元件。

信号调节器612耦合至图像传感器602以接收并调节来自像素阵列604 以及读取及处理电路610的模拟信号。在不同实施例中，信号调节器612 可包含用于调节模拟信号的各种组件。可出现在信号调节器中的组件示例 包含滤波器、放大器、偏置电路、自动增益控制等等。在信号调节器612 仅包含这些元件的一部分且仅执行一些调节功能的实施例中，其余功能可 由诸如电路610或DSP 616的一个或多个其它组件来执行。模数转换器 (ADC)614耦合至信号调节器612以接收来自信号调节器612的相应于像素 阵列604中的每一像素的经调节的模拟信号并将这些模拟信号转换成数字 值。

DSP 616耦合至模数转换器614以接收来自ADC 614的数字化的像素 数据并处理该数字数据以产生最终数字图像。DSP 616可包含处理器及内 部存储器，在该内部存储器中可储存并还原数据。在DSP 616处理该图像 后，可将该图像输出至储存单元618(诸如闪存或光学或磁性储存单元)及显 示单元620(诸如LCD屏幕)之一或两者。

本发明的所示实施例的以上描述，包含在摘要中所描述的，不旨在穷 举或将本发明限制在所公开的精确形式。虽然为了说明性目的，本文描述 本发明的特定实施例及示例，但是各种等效修改在本发明的范围内是可能 的，如本领域技术人员将认识到。鉴于以上详细的描述可对本发明实施这 些修改。

不应将用于以下权利要求中的诸术语解释为将本发明限制在说明书及 权利要求所公开的特定实施例。事实上，本发明的范围完全由以下权利要 求来界定，应将其解释为与权利要求解释的制定原则相一致。