包括伪电阻、电阻切换元件及二极管的多位电阻切换存储器单元的写入

摘要

一种非易失性存储设备，包括：一组Y线；一组X线；以及与该组X线和该组Y线连通的多个存储器单元。所述多个存储器单元中的每个存储器单元包括：处于静态电阻状态的电阻元件；两个或更多个可逆电阻切换元件；以及多个二极管。所述处于静态电阻状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至该组Y线中的相应Y线并连接至相应二极管，而二极管连接至该组X线中的公共X线。通过在连接至多个存储器单元中的特定存储器单元的Y线之间产生电流流动，来将一位或多位数据编程到特定的存储器单元中。

说明书

技术领域

本发明涉及用于数据存储的技术。

背景技术

多种材料表现出可逆电阻切换行为。这些材料包括硫属化物、碳聚合 物、石墨碳、碳纳米管、钙钛矿、以及某些金属氧化物和氮化物。具体地， 存在仅包括一种金属并呈现可靠的电阻切换行为的金属氧化物和氮化物。 如Pagnia和Sotnick在“Bistable Switching in Electroformed  Metal-Insulator-Metal Device”，Phys.Stat.Sol.(A)108，11-65(1988)中所 描述的，这样的组包括例如NiO、Nb₂O₅、TiO₂、HfO₂、Al₂O₃、MgO_x、 CrO₂、VO、BN以及AIN。这些材料之一的层可以在初始状态(例如相 对低电阻状态)形成。在施加足够的电压时，材料切换到稳定的高电阻状 态。这种电阻切换是可逆的，使得随后施加适当的电流或电压可以用于使 电阻切换材料返回到稳定的低电阻状态。可以多次重复这种转换。对于某 些材料，初始状态是高电阻状态而非低电阻状态。

关注这些可逆电阻切换材料，用于非易失性存储器阵列。例如，一个 电阻状态可以对应于数据“0”，而另一电阻状态对应于数据“1”。这些材 料中的一些材料可以具有多于两个的稳定电阻状态。

已知由可逆电阻切换元件形成的非易失性存储器。例如，2005年5 月9日提交的、名称为“REWRITEABLE MEMORY CELL  COMPRISING A DIODE AND A RESISTANCE-SWITCHING  MATERIAL”的美国专利申请公开2006/0250836(其全部内容经引用合 并到本申请中)描述了一种可重写的非易失性存储器单元，该可重写的非 易失性存储器单元包括与诸如金属氧化物或金属氮化物的可逆电阻切换 材料串联耦合的二极管。

然而，对采用了可逆电阻切换材料的存储器设备进行操作是困难的。

发明内容

描述了一种使用可逆电阻切换元件的存储系统。公开了用于控制对可 逆电阻切换元件的电阻的读取、置位和复位的多种电路和方法。

非易失性存储设备的一个实施例包括一组Y线、一组X线、以及与 该组X线和该组Y线连通的多个存储器单元。多个存储器单元中的每个 存储器单元包括处于静态电阻状态的电阻元件和两个或更多个可逆电阻 切换元件。所述处于静态电阻状态的电阻元件和所述两个或更多个可逆电 阻切换元件连接至该组Y线中的不同Y线。所述处于静态电阻状态的电 阻元件和所述两个或更多个可逆电阻切换元件连接至该组X线中的公共 X线。

非易失性存储设备的一个实施例包括：X线；第一Y线；第二Y线； 第三Y线；沿着X线延伸的第一类型半导体区域；在第一Y线与第一类 型半导体区域之间的第二类型的第一半导体区域和第一电阻切换材料；在 第二Y线与第一类型半导体区域之间的第二类型的第二半导体区域和第 二电阻切换材料；在第三Y线与第一类型半导体区域之间的第二类型的 第三半导体区域和第一静态电阻材料；以及与X线、第一Y线、第二Y 线和第三Y线连通的控制电路。第二类型的第一半导体区域与第一类型 半导体区域邻近。第二类型的第二半导体区域与第一类型半导体区域邻 近。第二类型的第三半导体区域与第一类型半导体区域邻近。控制电路通 过使得第一电流从第三Y线、经第一静态电阻材料和第一电阻切换材料 流动至第一Y线，而使非易失性存储器单元变为第一状态。

对非易失性存储系统进行编程的方法的一个实施例包括：将多组数据 编程到多个多位存储器单元中的不同多位存储器单元中。每组数据包括多 于一位的数据。每个多位存储器单元包括处于导电状态的电阻元件和两个 或更多个可逆电阻切换元件。处于导电状态的电阻元件和两个或更多个可 逆电阻切换元件连接至不同的Y线。所述处于导电状态的电阻元件和所 述两个或更多个可逆电阻切换元件连接至公共X线。对于多位存储器单 元的至少一个子集，所述编程包括使第一电流在不同的Y线之间通过。

对非易失性存储系统进行编程的方法的一个实施例包括：将多个位的 数据编程到单个存储器单元中。该单个存储器单元包括连接至特定Y线 和公共X线的、静态地处于导电状态的电阻元件。该单个存储器单元包 括连接至第一Y线的第一可逆电阻切换元件和连接至第二Y线的第二可 逆电阻切换元件。第一可逆电阻切换元件和第二可逆电阻切换元件连接至 公共X线。编程包括第一操作，该第一操作包括使第一电流在特定的Y 线与第一Y线之间流过以使得第一可逆电阻切换元件的状态变为低电阻 状态。第一电流流过处于导电状态的电阻元件。

附图说明

图1是具有可逆电阻切换元件的存储器单元的一个实施例的简化的 透视图。

图2是由多个图1的存储器单元形成的三维存储器阵列的部分的简 化的侧视图。

图3是可以形成在一个或更多个集成电路上的存储器系统的一个实 施例的框图。

图4是三维存储器阵列的部分的透视图。

图5是三维存储器阵列的部分的透视图。

图6是描绘了可逆电阻切换元件的I-V特性的图。

图6A是在“读取”操作的一个实施例期间存储器阵列的一个实施例 的部分的示意图。

图7是描述如下处理的一个实施例的流程图，该处理用于执行对存储 器单元的一个示例的电阻的“置位(SET)”。

图8是在置位操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图9是在置位操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图10是描述如下处理的一个实施例的流程图，该处理用于执行对存 储器单元的一个示例的“复位(RESET)”操作。

图11是在复位操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图12是在复位操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图13是存储器阵列的一个实施例的部分的示意图。

图14是描述用于执行“形成(Forming)”操作的处理的一个实施例 的流程图。

图15是在形成操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图16是描述用于对存储器阵列执行置位操作的处理的一个实施例的 流程图。

图17是描述用于对存储器单元执行置位操作的处理的一个实施例的 流程图。

图18至图21是在置位操作的一个实施例期间存储器阵列的一个实施 例的部分的示意图。

图22是描述用于对存储器单元执行复位操作的处理的一个实施例的 流程图。

图23是在复位操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图24是存储器阵列的一个实施例的部分的示意图。

图25是存储器阵列的一个实施例的部分的示意图。

图26是存储器阵列的一个实施例的部分的示意图。

图27是描述用于操作存储器阵列的处理的一个实施例的流程图。

图28是描述用于操作存储器阵列的处理的一个实施例的流程图。

图29是描述用于执行形成操作的处理的一个实施例的流程图。

图30是在形成操作的一个实施例期间存储器阵列的一个实施例的部 分的示意图。

图31是描述用于执行置位操作的处理的一个实施例的流程图。

图32A是在置位操作的一个实施例期间存储器阵列的一个实施例的 部分的示意图。

图32B是在置位操作的一个实施例期间存储器阵列的一个实施例的 部分的示意图。

图33是描述用于执行复位操作的处理的一个实施例的流程图。

图34A是在复位操作的一个实施例期间存储器阵列的一个实施例的 部分的示意图。以及

图34B是在复位操作的一个实施例期间存储器阵列的一个实施例的 部分的示意图。

具体实施方式

提供了一种存储器系统，该存储器系统包括具有一个或更多个可逆电 阻率切换元件的存储器单元。公开了用于控制可逆电阻切换元件的置位和 复位的多种电路和方法。

存储器单元和系统

图1是存储器单元14的一个实施例的简化的透视图，存储器单元14 包括在第一导体10与第二导体12之间的、与转向元件串联耦合的一个可 逆电阻切换元件。转向元件可以采用呈现非线性传导电流特性的任何适当 的器件的形式，诸如二极管。

可逆电阻切换元件包括具有可以在两个或更多个状态之间可逆地切 换的电阻率的可逆电阻率切换材料。例如，可逆电阻率切换材料可以在制 造时处于初始高电阻率状态，并且其在施加第一电压和/或电流时可切换 至低电阻率状态。施加第二电压和/或电流可以使可逆电阻率切换材料返 回到高电阻率状态。替选地，可逆电阻切换元件可以在制造时处于初始低 电阻状态，并且其在施加适当的电压和/或电流时能够可逆地切换至高电 阻状态。当用在存储器单元中时，一个电阻状态可以表示二进制的“0”， 而另一个电阻状态可以表示二进制的“1”。然而，可以使用多于两个的数 据/电阻状态。例如，美国专利申请公开2006/0250836中描述了大量的可 逆电阻率切换材料以及采用可逆电阻切换材料的存储器单元的操作，该专 利经引用并入本申请。

在一个实施例中，将电阻从高电阻率状态切换至低电阻率状态的处理 称为置位操作。将电阻从低电阻率状态切换至高电阻率状态的处理称为复 位操作。在一个实施例中，高电阻率状态与二进制数据“0”相关联，而 低电阻率状态与二进制数据“1”相关联。在其它实施例中，置位和复位 和/或数据编码可以是颠倒的。

在一些实施例中，可逆电阻切换材料可以由金属氧化物形成。可以使 用各种不同的金属氧化物。在一个示例中，使用了氧化镍。

在至少一个实施例中，通过使用选择性沉积工艺，可以在不蚀刻氧化 镍层的情况下在可逆电阻切换材料中使用氧化镍层。例如，可逆电阻切换 元件可以通过采用沉积工艺(诸如电镀、无电沉积等)形成，以选择性地 仅在形成于基底之上的导电表面上沉积含镍层。通过这种方式，(在沉积 含镍层之前)只有基底上的导电表面被图案化和/或蚀刻，而不是含镍层。

在至少一个实施例中，可逆电阻切换材料至少包括：通过选择性地沉 积镍并且然后对镍层进行氧化而形成的氧化镍层的部分。例如，可以使用 无电沉积、电镀或者类似的选择性工艺来选择性地沉积Ni、Ni_xP_y或其它 类似形式的镍，然后(例如使用快速热氧化或者其它氧化工艺)将其氧化 以形成氧化镍。在其它实施例中，可以选择性地沉积氧化镍本身。例如， 使用选择性沉积工艺将含有NiO、含有NiO_x、或者含有NiO_xP_y的层选择 性地沉积在转向元件之上，然后对其进行退火和/或氧化(若需要的话)。

根据本发明，可以选择性地沉积其它材料，然后如果需要的话，对其 进行退火和/或氧化，以形成用于存储器单元的可逆电阻率切换材料。例 如，可以通过诸如电镀选择性地沉积Nb、Ta、V、Al、Ti、Co、钴镍合 金等的层，并对其进行氧化以形成可逆电阻率切换材料。

可以在2007年6月29日提交的、作为美国专利申请2009/0001343 公开的、名称为“Memory Cell That Employs A Selectively Deposited  Reversible Resistance Switching Element and Methods of Forming The  Same”的美国专利申请11/772,084中找到更多关于使用可逆电阻切换材 料制造存储器单元的信息，该专利申请的全部内容经引用并入本申请中。

导体10和12通常彼此正交，并且形成用于访问存储器单元的阵列的 阵列端子线。在一个层的阵列端子线(也称为阵列线)可以称为X线。 在垂直邻近层的阵列端子线可以称为Y线。存储器单元可以形成在每条X 线和每条Y线的投影交叉点处，并且连接在各个交叉的X线与Y线之间。 术语“X线”和“Y线”是任意标记，并且也可以使用其它术语。在一个 实施例中，X线将用作字线，而Y线将用作位线。在另一个实施例中，X 线将用作位线，而Y线将用作字线。在其它实施例中，将以不同的方式 使用X线和Y线。在一个示例中，图1的导体10是Y线，而导体12是 X线。

导体10和12包括任何适当的导电材料，诸如钨、任何适当的金属、 重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等。 在图1的实施例中，导体10和12为轨状并且在不同的方向上(例如，在 基本垂直的方向上)延伸。可以使用其它导体形状和/或构造。在一些实 施例中，阻挡层、粘附层、抗反射涂层等(未示出)可以与导体10和12 一起使用，以改进装置的性能和/或辅助装置的制作。

图2是可以在一个实施例中使用的示例性单片三维存储器阵列的部 分的侧面剖视图。然而，根据各实施例可以使用其它存储器结构，包括在 半导体基底上、上方或内部制作的二维存储器结构。垂直邻近的层中的存 储器单元共用X线层和Y线层二者，其结构如图2所示。该构造通常称 为全镜像结构(fully mirrored structure)。多个基本平行且共面的导体在 第一存储器层级L0处形成第一组Y线162。在这些Y线与邻近的X线 164之间形成层级L0处的存储器单元152。在图2的布置中，在存储器 层级L0和L1之间共用X线164，并且由此X线164还连接至存储器层 级L1处的存储器单元170。第三组导体形成用于层级L1处的那些单元的 Y线174。进而，在储器层级L1和存储器层级L2之间共用这些Y线174。 存储器单元178连接至Y线174和X线176，以形成第三存储器层级L2。 存储器单元182连接至X线176和Y线180，以形成第四存储器层级L3。 存储器单元186连接至Y线180和X线184，以形成第五存储器层级L4。 转向元件(例如二极管)的极性的布置以及X线和Y线的各个布置可以 根据实施例变化。另外，可以使用多于或少于五个的存储器层级。

如果p-i-n二极管用作图2的实施例中的存储器元件的转向元件，则 存储器单元170的二极管可以相对于第一级存储器单元152的p-i-n二极 管倒置地形成。例如，如果单元152包括n型底部重掺杂区域和p型顶部 重掺杂区域，则在第二级单元170中，底部重掺杂区域可以是p型，而顶 部重掺杂区域是n型。

在替选实施例中，可以在邻近的存储器层级之间形成层级间电介质， 并且在存储器层级之间没有共用的导体。三维单片存储存储器的这种类型 的结构通常称为非镜像结构。在一些实施例中，共用导体的邻近的存储器 层级和不共用导体的邻近的存储器层级可以堆叠在同一单片三维存储器 阵列中。在其它实施例中，共用一些导体，而不共用其它导体。例如，在 一些构造中，只有X线或者只有Y线可以被共用。这种类型的构造通常 称为半镜像。存储器层级不需要全部被形成为具有相同类型的存储器单 元。如果需要，使用电阻变化材料的存储器层级可以与使用其它类型存储 器单元的存储器层级等交替。

在一个实施例中，如名称为“Transistor Layout Configuration for  Tight Pitched Memory Array Lines”的美国专利第7,054,219号所描述的， 字线是使用布置在阵列的不同字线层上的字线段形成的。段可以通过垂直 连接的方式进行连接以形成单个的字线。字线的组(每个字线位于分离的 层上并且基本竖直对齐(虽然在某些层上具有小的横向偏移))可以统称 为行。优选地，行内的字线至少共享行地址的部分。类似地，位线的组(每 个位线位于分离的层上并且基本竖直对齐(同样地，虽然在某些层上具有 小的横向偏移))可以统称为列。优选地，列内的位线至少共享列地址的 部分。

单片三维存储器阵列是这样的存储器阵列：其中多个存储器层级形成 在诸如晶片的单个基底之上，而没有介入基底。形成一个存储器层级的层 直接在现有的一个或多个级的层上沉积或者生长。相比之下，已经通过在 分离的基底上形成存储器层级并将存储器层级在顶上彼此粘附来构造堆 叠的存储器，如Leedy在名称为“Three Dimensional Structure Memory” 的美国专利第5,915,167号中所描述的。可以在接合之前，将基底变薄或 从存储器层级移除基底，然而，由于存储器层级最初形成在分离的基底之 上，所以这样的存储器不是真正的单片三维存储器阵列。

图1和图2示出了柱状存储器单元和轨状导体。然而，本申请中所描 述的技术不限于存储器单元的任何一个特定的结构或者形状。也可以使用 其它结构来形成包括有可逆电阻率切换材料的存储器单元。例如，以下专 利提供了可以适于使用可逆电阻率切换材料的存储器单元的结构的示例： 美国专利6,952,043、美国专利6,951,780、美国专利6,034,882、美国专利 6,420,215、美国专利6,525,953和美国专利7,081,377。

图3是描绘了可以实现本文中所描述的技术的存储器系统300的一个 示例的框图。存储器系统300包括存储器阵列302，存储器阵列302可以 是如以上所描述的存储器单元的二维或三维阵列。在一个实施例中，存储 器阵列302是在一个或更多个集成电路上实现的单片三维存储器阵列。存 储器阵列302的阵列端子线包括组织为行的字线的各层以及组织为列的 位线的各层。然而，也可以实现其它取向。

存储器系统300包括行控制电路320，行控制电路320的输出308连 接至存储器阵列302的各个字线。行控制电路320接收来自系统控制逻辑 电路330的M个行地址信号的组和一个或更多个不同的控制信号，并且 行控制电路320通常可以包括如下电路：用于读取操作和编程操作(例如 置位和复位)二者的行解码器322、阵列终端驱动器324以及块选择电路 326。存储器系统300还包括列控制电路310，列控制电路310的输入/输 出306连接至存储器阵列302的各个位线。列控制电路306接收来自系统 控制逻辑330的一个或更多个不同的控制信号和N个列地址信号的组， 并且列控制电路306通常可以包括如下电路：列解码器312、阵列终端接 收机或驱动器314、块选择电路316以及读/写电路、I/O多路复用器。系 统控制逻辑330接收来自主机系统(例如，计算机、PDA、电话、相机等) 的数据和命令并向主机提供输出数据。在其它实施例中，系统控制逻辑 330接收来自分离的控制器电路的数据和命令并向该控制器电路提供输 出数据，其中，控制器电路与主机通信。系统控制逻辑330可以包括一个 或更多个状态机、寄存器以及用于控制存储器系统300的操作的其它控制 逻辑。

在一个实施例中，图3中所示出的所有部件都布置在单个集成电路 上。例如，系统控制逻辑330、列控制电路310和行控制电路320形成在 基底的表面上，并且存储器阵列302是形成在基底之上的单片三维存储器 阵列(因此，存储器阵列302是形成在系统控制逻辑330、列控制电路310 和行控制电路320之上的单片三维存储器阵列)。在一些情况下，控制电 路的部分可以形成在与一些存储器阵列相同的层上。在一些实施例中，使 用一个或更多个半导体来制造存储器。

合并存储器阵列的集成电路通常将阵列细分成大量子阵列或块。块还 可以一起被分组成分区(bay)，分区包括例如16个、32个或不同数目的 块。如常用的那样，子阵列是具有通常未被解码器、驱动器、感测放大器 和输入/输出电路断开的连续的字线和位线的存储器单元的连续组。这是 由于各种原因的任一种而做出的。例如，在大的阵列中，由于字线和位线 的电阻和电容产生的、沿着这样的字线和位线行进的信号延迟(即RC延 迟)是非常显著的。可以通过将较大的阵列细分成较小的子阵列的组以使 得减小每个字线和/或每个位线的长度，来降低这些RC延迟。再例如， 与访问存储器单元的组相关联的功率可以指示可在给定存储器周期期间 同时访问的存储器单元的数目的上限。因此，通常将大的存储器阵列细分 成较小的子阵列，以减小同时访问的存储器单元的数目。尽管如此，为了 便于描述，也可以将阵列用作子阵列的同义语，以表示具有通常未被解码 器、驱动器、感测放大器和输入/输出电路断开的连续的字线和位线的存 储器单元的连续组。集成电路可以包括一个或多于一个的存储器阵列。

结构

图4是三维单片存储器阵列的部分的侧剖面视图，示出了两个邻近的 存储器单元。在本文中，邻近表示位于相近、靠近或连续。例如，两个邻 近的存储器单元之间可以存在介入层材料。在图4的实施例中，两个邻近 的存储器单元连接至不同的Y线和相同的X线。需要指出的是，图4仅 示出了三维单片存储器阵列的一个层级。

图4中所示出的第一层是电极402。在一个实施例中，电极402包括 氮化钛(TiN)。电极402之上是导体404。在一个实施例中，导体404包 括钨(W)。在其它实施例中，可以使用其它金属。在一个实施例中，导 体404与图1的导体12对应并且可以标记为X线。导体404之上是电极 406。在一个实施例中，电极406包括TiN。电极406之上是n+层408。 n+层408之上是n-层410。在一个实施例中，n+层408和n-层410是硅。 在其它实施例中，可以使用其它半导体。电极402、导体404、电极406 以及硅层408和410形成为轨的形状，该轨在示出图4的页面上从左向右 延伸。该轨连接至许多存储器单元。

图4示出了两个邻近的存储器单元。对于第一存储器单元，n-层410 之上是p+层420。在一个实施例中，p+层420是硅；然而在其它实施例 中，也可以使用其它半导体。p+层420之上是二硫化钛(TiSi₂)层422。 TiSi₂层422之上是电极424。在一个实施例中，电极424包括TiN。在本 实施例中，p+层420、TiSi₂层422和电极424为柱状。电极424之上是可 逆电阻切换材料426。可以使用以上讨论的任一可逆电阻切换材料。可逆 电阻切换材料426之上是电极428。在一个实施例中，电极428包括TiN。 TiN 428之上是导体430。在一个实施例中，导体430由钨(W)制成。 在本实施例中，可逆电阻切换材料426、电极428和导体430被形成为轨。 在图4所示方向上，层426至层430的轨延伸进入页面以及从页面延伸出， 而层402至层410的轨从左向右延伸。

图4中示出的第二存储器单元包括n-层410之上的p+层440。p+层 440之上是TiSi₂层442。TiSi₂层442之上是电极444。在一个实施例中， 电极444包括TiN。层440至层444如上所述为柱状。

可逆电阻切换材料446在电极444之上。可逆电阻切换材料446之上 是电极448(例如TiN)。电极448之上是导体450，在一个实施例中，导 体450由钨制成。在一个示例中，导体404是X线，而导体430和450 是Y线。例如，导体404与图1的导体12对应，而导体430与图1的导 体10对应。

如以上所讨论的，图4仅示出了三维单片存储器阵列的一个层。该存 储器阵列可以包括若干层，其中，每层具有图4的结构。另外，每条Y 线将在第一方向(Y方向)上连接至多个可逆电阻切换材料。X线将沿第 二方向(例如，X方向)连接至多个可逆电阻切换材料。用于本文件的目 的，即使存在其它材料的一个或多个介入层，也认为导体连接至可逆电阻 切换材料。

在一个实施例中，图4的柱层被双重蚀刻，使得柱层与下方的器件 轨和上方的轨自对准。钨导体线404可以使用嵌刻(damascene)工艺来 形成或者其可以是经蚀刻的线。电极402和电极406与钨层404一起形成。 可以对器件轨(包括n+硅层408和n-硅层410)(在对层402至层406进 行蚀刻处理之后)进行第二蚀刻处理。在对器件轨(层408至层410)进 行第二蚀刻时，层420至层424以及层440至层444也沿着同一方向被蚀 刻，使得这些层初始形成在几何形状上与层408和层410类似的轨。在形 成导体430、电极428和可逆电阻切换材料426时，使用第二掩模并执行 第三蚀刻处理。第三蚀刻处理对层430、428、426、424、422、420和一 小部分的n-硅层410进行蚀刻。该第三蚀刻层形成包括有层426至层430 的轨，并且沿着与第二蚀刻正交的方向蚀刻层420至层424，从而将层420 至层424形成为柱。因此，第二蚀刻包括层408至层424，而第三蚀刻包 括层420至层430(以及层410的一小部分)。这样，对层420至424进 行双重蚀刻。通过将双重蚀刻延伸到p+层420(和p+层440)之下，使 得可以在邻近柱之间抑制击穿。

图5描绘了用于实现本文中所述技术的合适的存储器单元的结构的 另一实施例。图5的结构与图4的结构非常相似。图4的结构与图6的结 构的一个不同之处在于，在图4的结构中，可逆电阻切换材料426(和可 逆电阻切换材料446)是包括有导体430的轨的部分。在图5的实施例中， 可逆电阻切换材料427是包括有层420至层424的柱的部分。类似地，可 逆电阻切换材料447是包括有层440至层444的柱的部分。上述结构的其 它变体和其它结构可以供本文中所描述的技术使用。

需要指出的是，在图4和图5的实施例中，可以颠倒p材料和n材 料，以使得p材料位于轨上而n材料位于柱中。因此，该器件可以具有 NPN结构，而不是具有PNP结构(p+420，n-410，p+440)。因此，类似 地，根据使用的是PNP结构还是NPN结构，本文中所标识的电流可以是 电子电流或空穴电流。

读取

如上所述，可逆电阻切换元件可以在两个或更多个状态之间可逆地切 换。例如，可逆电阻率切换材料在制造时可以处于初始高电阻率状态，该 高电阻率状态在施加第一电压和/或电流时可以切换至低电阻率状态。施 加第二电压和/或电流可以使得可逆电阻率切换材料返回到高电阻率状 态。图6是金属氧化物可逆电阻切换元件的一个示例性实施例的电压-电 流图。线460表示处于高电阻状态(R_OFF)的可逆电阻切换元件的I-V特 性。线462表示处于低电阻状态(R_ON)的可逆电阻切换元件的I-V特性。 Vset是将可逆电阻切换元件置位为低电阻状态所需的电压。Vreset是将可 逆电阻切换元件复位为高电阻状态所需的电压。

当处于高电阻率状态(参见线460)时，如果施加电压VSET和充足 的电流，则可逆电阻切换元件将被置位为低电阻率状态。当施加Vset时， 电压将在某种程度上保持恒定，而电流将朝向Iset_limit增加。在某一点 处，可逆电阻切换元件将被置位，而器件行为将基于线462。需要指出的 是，第一次置位可逆电阻切换元件时，需要Vf(形成电压)来置位器件。 之后，可以使用VSET。形成电压Vf可以大于VSET。

当处于低电阻率状态(参见线462)时，如果施加电压VRESET和 充足的电流(Ireset)，则可逆电阻切换元件将被复位为高电阻率状态。

在一个实施例中，Vset大约为5伏，Vreset大约为3伏，Iset_limit 大约为5μA，而Ireset电流可以是大约30μA。

为了确定可逆电阻切换元件所处的状态，施加电压并测量所得到的电 流。较高的测量电流(参见线462)表示可逆电阻切换元件处于低电阻率 状态。较低的测量电流(参见线460)表示可逆电阻切换元件处于高电阻 率状态。

图6A描绘了用于读取存储器单元的状态的电路的一个实施例。图6A 示出了包括有存储器单元470、472、474和476的存储器阵列的部分。描 绘了多条Y线中的两条Y线和多条X线中的两条X线。用于Y线之一的 读取电路被描绘为经由晶体管478连接至Y线，晶体管478受控于由列 解码器312所提供的栅电压以选择或不选择相应的Y线。晶体管478将Y 线连接至数据总线。写电路484(其为系统控制逻辑330的部分)连接至 数据总线。晶体管482连接至数据总线并且操作为钳位器件，该钳位器件 受控于钳位控制电路480(其为系统控制逻辑330的部分)。晶体管482 还连接至比较器486和参考电流源Iref。比较器486的输出连接至(到系 统控制逻辑330、控制器和/或主机的)数据输出端子和数据锁存器488。 写电路484也连接至数据锁存器488。

当试图读取可逆电阻切换元件的状态时，首先，将所有X线偏置到 Vread(例如大约2伏)并将所有Y线接地。然后，将选中的X线拉至地。 为了举例的目的，该讨论将假定选择存储器单元470用于读取。一条或更 多条选中的Y线(通过接通晶体管478)经由数据总线和钳位器件(晶体 管482，其接收～2伏+Vt)被拉至Vread。钳位器件的栅极高于Vread， 但被控制成使得Y线保持在Vread附近。选中的存储器单元通过晶体管 482从Vsense节点汲取电流。Vsens节点还接收介于高电阻率状态电流与 低电阻率状态电流之间的参考电流Iref。Vsens节点与单元电流和参考电 流Iref之间的电流差对应地移动。比较器486通过比较Vsense电压与 Vref-read电压来生成数据输出信号。如果存储器单元电流大于Iref，则 存储器单元处于低电阻率状态且Vsense处的电压将低于Vref。如果存储 器单元电流小于Iref，则存储器单元处于高电阻率状态且Vsense处的电 压将高于Vref。来自比较器486的数据输出信号被锁存在数据锁存器488 中并且被报告给系统控制逻辑330、控制器和/或主机。

正向偏置“置位”和反向偏置“复位”

图7是描述了执行置位操作的一个实施例的流程图，该置位操作包括 将可逆电阻切换元件的状态改变为低电阻状态。图7的处理由行控制电路 320、列控制电路310和系统控制逻辑330执行。图7的处理描述了一个 特定存储器单元如何将其可逆电阻切换材料置位。在一些实施例中，图7 的处理可以被执行为使得同时置位多个存储器单元。在一个实施例中，主 机可以向系统控制逻辑330发送数据。接着，系统控制逻辑330将选择一 组存储器单元来存储该数据。如上所述，在一个实施例中，每个存储器单 元位于一条X线与一条Y线的交叉处。因此，在系统控制逻辑330选择 存储器阵列302中的地址来存储数据之后，行控制电路330和列控制电路 310选择连接至所选择的存储器单元的特定X线和特定Y线。由行控制 电路320选择的该X线是选中的X线，而其它X线是未选中的X线。由 列控制电路310选择的Y线是选中的Y线，而其它Y线是未选中的Y线。 在步骤502中，将未选中的X线偏置到电压Vpp-Vt。Vpp为6伏或大约 6伏。在一个实施例中，Vpp是集成电路上可用的最高电压。在一些实现 方式中，集成电路将接收将提供给一个或更多个电荷泵和电压控制器的功 率信号。这些电荷泵和电压控制器将生成一组电压，这组电压的最高者将 是Vpp。在其它实施例中，Vpp将不是最高电压。在一个实施例中，Vpp 也是将可逆电阻切换元件置位成低电阻状态所需的电压加上置位电流下 的二极管压降。Vt是与一个二极管压降相等的偏移电压。在一个实施例 中，偏移电压大约为0.6伏。也可用使用其它偏移电压。在步骤504中， 将未选中的Y线偏置到偏移电压(大约为0.6伏)。在步骤506中，将选 中的X线偏置成接地。在步骤508中，选中的Y线被偏置到电压Vpp。

图8是三维单片存储器阵列的一个级的部分的示意图。该示意图示出 了四个存储器单元520、522、524和526。用于每个存储器单元的符号包 括用于电阻器(表示可逆电阻切换元件)和二极管(表示转向器件)的符 号。需要指出的是，二极管与图4的p+层420与n-层410之间的p/n结 对应。图8示出了图7的方法中所描述的各种偏置。需要指出的是，虽然 图7示出了为特定顺序的四个步骤，然而图4中示出的步骤也可以用其它 顺序来执行，包括同时执行步骤中的一些。

图9是两个邻近的存储器单元的示意图，其中根据图7的处理将存储 器单元之一置位。图7示出了选中的X线(X线)578、选中的Y线580 和未选中的Y线582。在一个实施例中，图8的X线578与图4的钨导 体404对应，图9的Y线580与图4的钨导体430对应，而图9的Y线 582与图4的钨导体450对应。选中的存储器单元包括可逆电阻切换元件 586(其与图4的层426对应)和二极管588。在一个实施例中，二极管 588表示图4的层420与层410之间的pn结。未选中的存储器单元包括 可逆电阻切换元件590(其与图4的层446对应)、以及与图4的p+层440 与n-层410之间的pn结对应的二极管592。在图7的置位操作期间，电 流从Y线580、经由可逆电阻切换元件586和二极管588流至X线578， 使得二极管588被正向偏置。置位电流受控于列控制电路310。

进入器件轨的部分蚀刻增加了邻近柱层之间的击穿电压。对柱进行蚀 刻之后的、进入器件轨的可选植入(implant)也可以用于增加击穿电压。 可在美国专利6,822,903中找到关于一般性编程的更多细节，该专利的全 部内容经引用合并到本文中。在一个实施例中，在第一目标存储器单元被 置位之前，其必须被形成。通常，包括有金属氧化物的可逆电阻切换元件 需要该形成处理。形成处理与置位操作类似，但是具有更高的电压和更长 的时间。在一个实施例中，可以在制造过程中执行形成处理，其中与在用 户环境中相比，根据更严格的规则来控制温度和电压。

图10是描述了用于对存储器单元执行复位操作的处理的一个实施例 的流程图。在一些实施例中，对多个存储器单元同时执行图10的处理， 以使得同时使多个单复位元。在其它实施例中，一次仅将一个存储器单元 复位。图10的处理由列控制电路310、行控制电路320和系统控制逻辑 330来执行。

在图10的步骤600中，对未选中的X线施加大约Vpp-Vt的电压。 在步骤602中，未选中的Y线(而非发射极Y线)偏置在4伏至5伏之 间，与选中的X线相同，以不使得额外电流流向选中的X线。在步骤604 中，将选中的X线偏置到4伏与5伏之间的电压。在步骤606中，将发 射极Y线偏置到Vpp。发射极Y线是与选中的Y线邻近的Y线，该选中 的Y线在编程操作期间是电流源。以下提供了发射极Y线的更多细节。 在一些实施例中，优选的是，连接至发射极Y线和相同的选中的X线的 存储器单元处于导电状态。在步骤608中，将选中的Y线偏置成接地。 需要指出的是，未选中的X线也可以处于Vpp与Vpp-Vt之间的电压电 平或者5.5伏至6伏的范围内，以使得不从发射极Y线汲取电流。

图11是三维单片存储器阵列的部分的示意图，示出了如图10的处理 所描述的各线的偏置。需要指出的是，虽然图10的处理示出了顺序执行 的五个步骤，但是也可以按照其它次序来执行步骤，包括同时执行步骤中 的一些。图11的示意图示出了未选中的Y线和选中的Y线、发射极Y 线、未选中的X线和选中的X线。图11的示意图还示出了六个存储器单 元。第一存储器单元通过二极管630和可逆电阻切换元件632来描绘。第 二存储器单元通过二极管634和可逆电阻切换元件636来描绘。第三存储 器单元通过二极管638和可逆电阻切换元件640来描绘。第四存储器单元 通过二极管642和可逆电阻切换元件644来描绘。第五存储器单元通过二 极管646和可逆电阻切换元件648来描绘。第六存储器单元通过二极管 650和可逆电阻切换元件652来描绘。在本示例中的选中的存储器单元是 具有二极管634和可逆电阻切换元件636的存储器单元，这是因为该存储 器单元连接至选中的X线和选中的Y线。

通过如以上在图10和图11中所描述的对X线和Y线施加电压偏置， 二极管634的pn结(例如p+层420与n-层410之间的pn结)被反向偏 置。因此，回看图5，假定钨层430为选中的Y线，而钨层450为发射极 Y线；p+层420、n-层410和p+层440用作双极晶体管。大约6伏的、施 加给发射极Y线(W层450)的电压使得电流从发射极Y线、经由可逆 电阻切换元件640(例如图4的层446)、经p+层440、流入n-层410、流 入p+层420、穿过可逆电阻切换材料426(图11的可逆电阻切换元件636)、 从而进入选中的Y线。在图12中用箭头682描绘了该电流流动。从而， 邻近的Y线用作包括可逆电阻切换元件636的存储器单元680的发射极 线。由于p+层420、n-层410和p+层440用作双极晶体管，图12的示意 图描绘了双极晶体管686而非两个二极管，以示出复位操作期间的电流流 动。

反向偏置“置位”和正向偏置“复位”

在以上关于图6至图11的讨论中，p+层420与n-层410之间的pn 结被正向偏置以进行置位操作，而p+层420与n-层410之间的pn结被反 向偏置以进行复位操作。在如图13所示的另一实施例中，p+层420与n- 层410之间的pn结可以被反向偏置以进行置位操作，而p+层420与n- 层410之间的pn结可以被正向偏置以进行复位操作。例如，图13是示出 了选中的Y线、发射极Y线和选中的X线的示意图。描绘了两个存储器 单元。第一存储器单元连接至选中的Y线，并且包括可逆电阻切换元件 802。第二存储器单元连接至选中的发射极Y线，并且包括可逆电阻切换 元件804。在可逆电阻切换元件802的置位操作期间，电流如箭头810所 示从发射极Y线、经由可逆电阻切换元件804和可逆电阻切换元件802 流至选中的Y线。回看图4，并假定选中的Y线是钨层430，而发射极Y 线是钨层450，则电流会从钨层450流至可逆电阻切换材料446、流至p+ 层440、流至n-层410、流至p+层420、流至可逆电阻切换材料426、流 至钨层430。如在图13中的晶体管808所示，通过这样的电流流动，p+ 层420、n-层410和p+层440用作双极晶体管。

在执行复位操作时，电流如图13的箭头812所示那样流动。即，在 复位操作期间，电流从选中的Y线流至选中的X线。回看图4，电流可 以从钨层430流至可逆电阻切换材料426、流至p+层420、流至n-层410、 流至n+层408、流至钨层404。在以上讨论中，为了简化讨论而省略了 TiN层，然而电流也流经这些层。

为了允许如关于图13所述的置位操作，优选的是，在尝试对选中的 存储器单元(可逆电阻切换元件802)执行置位操作之前，连接至发射极 Y线的可逆电阻切换元件804处于导电状态，诸如低电阻状态。如上所述， 存在很多连接至公共X线(例如选中的X线)的存储器单元。因此，在 本实施例中，优选的是，公共X线上的至少一个存储器单元始终处于导 电状态。处于导电状态的存储器单元可以用作发射极线，以另一使存储器 单元复位。然后，重新置位的存储器单元可以用作对下一存储器单元进行 置位操作的发射极，等等。以这种方式，置位操作的顺序可以按照“拉 链(zipper)”方式来执行。即，对于连接至公共X线的邻近的存储器单 元的给定集，可以从一侧开始按照连续顺序使存储器单元复位，从而提供 拉链的类比。本实施例想到每个X线具有静态地处于导电状态的、一个 (或多于一个的)存储器单元。在一个实现方式中，导电状态是低电阻状 态。在另一个实现方式中，导电状态不同于低电阻状态。在一些实施例中， 导电状态的电阻大致等于低电阻状态的电阻。在其它实施例中，导电状态 的电阻低于低电阻状态的电阻，以使得导电状态比低电阻状态更导电。这 样的导电状态可以通过与上述置位操作不同的脉冲来产生。静态地处于导 电状态的短语是指：存储器单元在存储器阵列的整个工作寿命期间或者在 存储器阵列的工作寿命的特定关注时段期间处于导电状态。在一个实施例 中，静态地(与能够在关注时段期间动态地改变相反)处于导电状态的存 储器单元永久地处于导电状态。

图14是描述了用于形成要永久地处于导电状态的特定存储器单元的 处理的一个实施例的流程图。形成的处理将该存储器单元的可逆电阻切换 元件永久地置于导电状态。该处理可以在第一操作时、在用户操作期间或 者在制造阶段由存储器系统来执行。在图14的步骤830中，将未选中的 X线偏置到电压5.5伏。在步骤832中，将未选中的Y线偏置到0.7伏。 在步骤834中，将选中的X线偏置成接地。要永久地处于导电状态的存 储器单元连接至选中的X线和选中的Y线。在步骤836中，对连接至要 永久地置于导电状态的存储器单元的Y线施加高电压(例如，幅度大约 为9伏)脉冲。在形成操作的一个示例中，元件804可以是金属氧化物层。 在步骤836中，对金属氧化物元件804施加电压足够长的时间，从而以氧 化物反熔丝的方式使金属氧化物元件804击穿成永久导电状态。在一个实 施例中，永久地处于导电状态(或静态地处于导电状态)的存储器单元称 为伪存储器单元，这是因为其不存储用户数据，并且与该伪存储器单元连 接的Y线称为伪Y线。图14的步骤可以按照与所示顺序不同的顺序来执 行。在一些实施例中，同时执行步骤中的一个或更多个。

图15是图形地描绘了以上在图14中所描述的各电压和存储器阵列的 部分的局部示意图。也就是，图15示出了选中的X线、Y线1、Y线2、 Y线3、Y线4和伪Y线。图15还示出了存储器单元880、882、884、 886和888。存储器单元880连接至Y线1和选中的X线。存储器单元 882连接至Y线2和选中的X线。存储器单元884连接至Y线3和选中 的X线。存储器单元886连接至Y线4和选中的X线。存储器单元888 连接至伪Y线和选中的X线。图15示出了偏置成接地的选中的X线、 以及接收9伏脉冲的伪Y线。其它Y线接收0.7伏电压。箭头890表示 由于描绘的电压偏置而产生的从伪Y线到选中的X线的电流流动。作为 用箭头804描绘的电流的结果，伪存储器单元888被静态地(或者永久地) 置于导电状态。

图16是描述了使用伪存储器单元对存储器单元进行置位的拉链处理 的一个实施例的流程图。在步骤900中，通过将伪存储器单元用作发射极 线来置位第一存储器单元。在步骤902中，通过将第一存储器单元用作发 射极线来置位第二存储器单元。在步骤904中，通过将第二存储器单元用 作发射极线来置位第三存储器单元。在步骤906中，通过将第三存储器单 元用作发射极线来置位第四存储器单元，等等。例如，回看图15，在形 成要永久地处于低电阻状态的存储器单元888之后，将对存储器单元886 执行置位操作，之后对存储器单元884进行置位操作，之后对存储器单元 882进行置位操作，之后对存储器单元880进行置位操作，等等。

图17是描述了对连接至公共X线的存储器单元中的任一个执行置位 操作的处理的流程图。例如，可以执行图17的处理，作为步骤900至步 骤906中的任一步骤的示例性实现方式。图17的处理由列控制电路310、 行控制电路320和系统控制逻辑330来执行。

在图17的步骤940中，将未选中的X线偏置到5伏。在步骤942中， 未选中的Y线(除了发射极Y线之外)接收4.7伏。在步骤944中，将 选中的X线偏置到4伏。在步骤946中，将发射极Y线偏置到5.5伏。 如果正对存储器单元886进行置位，则发射极Y线是伪Y线。如果正对 存储器单元880进行置位，则发射极Y线是Y线2。在步骤948中，将 选中的Y线偏置成接地。图18是示出了由于在步骤900期间执行图17 的处理而得到的存储器单元880至888的示意图。也就是，图18示出了 存储器单元和在对第一存储器单元886执行置位操作时所施加的各个电 压电平。如图可见，伪Y线用作发射极Y线。箭头950示出了电流从伪 Y线、经由存储器单元888和存储器单元886至Y线1的流动。回看图4， 电流从钨层450流至可逆电阻切换材料446、流至p+层440、流至n-层 410、流至p+层420、流至可逆电阻切换材料426、流至钨层430。通过这 种方式，p+层440、n-层410和p+层420用作双极晶体管。

图19是描绘了存储器单元880至888的示意图。图19示出了由于在 图16的步骤902期间执行图17的处理而对各个Y线和选中的X线进行 的偏置。如图可见，箭头952描绘了电流从Y线1、经由存储器单元886 和存储器单元884至Y线2的流动。在这个操作中，存储器单元886和Y 线1用作存储器单元884的发射极线。关于图4中所述的层，电流按照以 上关于图18所讨论的方式流动。

图20是描绘了存储器单元880至888以及由于在图16的步骤904 期间执行图17的处理而施加给各个Y线和选中的X线的电压的示意图。 如图20可见，Y线2和存储器单元884用作用于对存储器单元882执行 置位操作的发射极线。如箭头956所示，电流从Y线2、经由存储器单元 884和882流至Y线3。

图21是存储器单元880至888以及各个Y线和选中的X线的示意图。 图21示出了由于在图16的步骤906期间执行图17的处理而施加给Y线 和选中的X线的电压。如图可见，Y线3和存储器单元882用作用于对 存储器单元880执行置位操作的发射极线。箭头958表示在置位操作期间 的、从Y线3经由存储器单元882和880而流至Y线4的电流。关于图 4中所示的层，电流按照以上关于图18中讨论的方式流动。

图22是描述了对根据图17的处理已被置位的存储器单元880至888 (以及三维单片存储器阵列中的其它存储器单元)中的任一个执行的复位 操作的一个实施例的流程图。在这个过程中，“复位”操作将选中的单元 结配置成正向偏置，而无需双极晶体管动作。在步骤1000中，将未选中 的X线偏置到电压Vpp-偏移。在一个实施例中，如上所述，Vt是偏移电 压。在步骤1002中，未选中的Y线接收地电位。在步骤1004中，选中 的X线被偏置成接地。在步骤1006中，伪Y线被偏置成接地。在一个实 施例中，每个X线将具有一个伪存储器单元，并且所有伪存储器单元连 接至相同的Y线。在其它实施例中，每个X线可以包括多个伪存储器单 元，以使得存在多个伪Y线。在其它实施例中，伪存储器单元可以连接 至不同的伪Y线。在步骤1008中，选中的Y线被偏置到Vpp。

图23是在对存储器单元884的复位操作期间存储器单元880至888 的示意图。伪Y线和未选中的Y线接收地电位，而Y线3接收Vpp。选 中的X线(为存储器单元880至888共用)也接收地电位。如箭头1010 所表示的，电流从Y线3流至选中的X线。该电流将使得存储器单元884 复位为高电阻状态。

在以上图13至图23的实施例中，使用拉链方法来置位存储器单元。 在替选实施例中，可以关于图6至11的实施例使用拉链方法以复位存储 器单元。在这样的实施例中，仍然需要有一个静态地处于导电状态的伪存 储器单元。

多集电极存储器单元

一个实施例使用多个可逆电阻切换元件来创建多位存储器单元。也就 是，在以上讨论中，每个存储器单元包括可以处于两种状态之一的一个电 阻切换元件。因此，每个存储器单元存储一位数据。在其它实施例中，一 个可逆电阻切换元件可以置于四个或八个电阻状态中的任一个。在这种情 况下，可逆电阻切换元件可以存储两位或三位(或更多位)的数据。在另 一实施例中，多位存储器单元可以使用多于一个的可逆电阻切换元件来实 现。在一个示例中，存储器单元包括多个可逆电阻切换元件，其中每个可 逆电阻切换元件均可以处于高电阻或低电阻状态(或者多于两个状态)。

图24是示出了使用多个可逆电阻切换元件的多位存储器单元的一个 示例的示意图。具有多个可逆电阻切换元件的存储器单元的另外的名称是 多集电极存储器单元，这是因为在可逆电阻切换元件的置位操作期间，可 以存储用户数据的可逆电阻切换元件中的每个可逆电阻切换元件可以用 作(本文中所描述的双极晶体管动作的)集电极。图24的多位存储器单 元示出了三个电阻元件1100、1102和1104。在一个实施例中，元件1100 和1104是可逆电阻切换元件，而元件1102静态地处于导电状态，如上述 导电状态。元件1102称为静态电阻元件，这是因为其电阻在存储器设备 的正常用户操作期间是不可切换的。静态电阻元件1102可以是总是处于 导电状态的材料、或者静态地置于导电状态的可逆电阻切换材料。静态地 处于导电状态的静态电阻元件的Y线称为发射极线，如本文中所述，这 是因为当p、n和p材料用作晶体管时该Y线用作发射极。

图24示出了连接在第一Y线与公共X线之间的可逆电阻切换元件 1100、以及连接在第二Y线与公共X线之间的可逆电阻切换元件1104。 当可逆电阻切换元件1100或者1104被复位为高电阻状态时，电流将从各 个Y线流至公共X线。例如，箭头1110示出了在对存储器元件1100执 行复位操作时从第一Y线流至公共X线的电流。当将任一存储器元件置 位时，电流将在存储器单元的两条Y线之间流动。在一个示例中，当将 第一可逆电阻切换元件置位时，电流将从与静态电阻元件连接的Y线流 至与正被置位的可逆电阻切换元件连接的Y线。当将第二可逆电阻切换 元件置位时，电流将从与静态电阻元件连接的Y线流至与正被置位的第 二可逆电阻切换元件连接的Y线。在另一实施例中，当将第二可逆电阻 切换元件置位时，电流将从与已经被置位的第一可逆电阻切换元件连接的 Y线流至与正被置位的第二可逆电阻切换元件连接的Y线。图24示出了 表示从发射极Y线(静态电阻元件1102的Y线)到第一Y线的电流的箭 头1108。

两个可逆电阻切换元件中的每个可逆电阻切换元件可以处于高电阻 状态或者低电阻状态；因此，存储器单元作为整体可以处于如下表所表示 的四个不同的数据状态：

  可逆电阻切换元件1100   可逆电阻切换元件1104  数据状态A   高   高  数据状态B   高   低  数据状态C   低   高  数据状态D   低   低

图25是示出了三维单片存储器阵列的一个级的部分的示意图。图25 的示意图示出了元件1130、1132、1134、1136、1138、1140、1142、1144、 1146、1148、1150、1152、1154和1156。图25示出了两条X线(X1和 X2)的部分、以及七条Y线(Y1、Y2、Y3、Y4、Y5、E1和E2)的部 分。应想到沿着X线存在比图25中所描述的元件多得多的可逆电阻切换 元件。沿着X线的各个元件被组在一起以形成多位存储器单元。例如， 图25示出了四个存储器单元1160、1162、1164和1166。存储器单元1160 包括可逆电阻切换元件1130、可逆电阻切换元件1134和静态电阻元件 1132。存储器单元1162包括可逆电阻切换元件1136、可逆电阻切换元件 1140和静态电阻元件1138。存储器单元1164包括可逆电阻切换元件1144、 可逆电阻切换元件1148和静态电阻元件1146。存储器单元1166包括可逆 电阻切换元件1150、可逆电阻切换元件1154和静态电阻元件1152。

图24和图25中的存储器单元包括可以存储用户数据的两个可逆电阻 切换元件、以及一个静态电阻元件。在其它实施例中，可以使用多于两个 的可逆电阻切换元件。例如，图26的存储器单元包括四个可逆电阻切换 元件，包括：连接在Y线A与公共X线之间的可逆电阻切换元件1200、 连接在Y线B与公共X线之间的可逆电阻切换元件1202、连接在Y线C 与公共X线之间的可逆电阻切换元件1206、连接在Y线D与公共X线 之间的可逆电阻切换元件1208、以及连接在发射极Y线与公共X线之间 的静态电阻元件1204。其它实施例可以包括用于存储用户数据的三个可 逆电阻切换元件、或者用于存储用户数据的多于四个的可逆电阻切换元 件。

图27是描述了用于操作如以上关于图24至图26所讨论的具有多位 存储器单元的存储器阵列的处理的一个实施例的流程图。在图27的步骤 1250中，将形成每个存储器单元的发射极。如以上所讨论的，在一个实 施例中，每个存储器单元中的电阻元件之一将用作处于导电状态的静态电 阻元件。在步骤1250中，用于处于导电状态的存储器单元将被形成为永 久地或者半永久地处于该导电状态。在步骤1252中，其它可逆电阻切换 元件将根据存储器系统的用户所存储的数据而(分别地或者同时地)被任 意置位和复位。步骤1250与1252之间存在虚线，以表示步骤1250与1252 之间可能出现随机和不可预料的时间量。

图28是描述了用于执行对具有多位存储器单元的三维存储器阵列进 行操作的另一实施例的处理的流程图。在步骤1256中，形成每个存储器 单元的发射极。在步骤1258中，系统(参见图3)将接受来自主机(或 者其它设备)的数据。步骤1256与1258之间存在虚线以表示步骤1256 与1258之间可能出现随机和不可预料的时间量。从主机接收的数据由系 统控制逻辑330(或者另一元件)来接收。在步骤1260中，系统控制逻 辑330将多位数据分配给一组多位存储器单元中的每个存储器单元。在步 骤1262中，要编程的所有存储器单元将使得每个可逆电阻切换元件复位 成高电阻状态。在一个实施例中，可以逐块地、逐分区地、逐X线地、 逐页地或基于其它编程单位来对存储器单元进行编程。在步骤1262结束 时，编程单元包括使得其所有可逆电阻切换元件复位成高电阻状态的存储 器单元。此时，各个存储器单元将被编程为以上的表格中所述的四种状态 中的任一状态。在步骤1264中，要被编程的存储器单元的子集的第一位 被置位成低电阻状态。可以同时对多于一个的存储器单元进行编程。由于 一些存储器单元将存储不同的数据，所以并不是所有存储器单元都使其第 一位置位。例如，如果每个存储器单元具有第一位和第二位，则一些存储 器单元将使它们的第一位置位成低电阻状态，而其它存储器单元将使它们 的第一位将保持在高电阻状态，以使得某些位可以存储1，而某些位可以 存储数据0。在步骤1266中，存储器单元的子集的第二位被设置成低电 阻状态。多个存储器单元可以同时设置它们的位，或者可以连续地设置它 们的位。再者，一些存储器单元将使其第二可逆电阻切换元件保持在高电 阻状态，而其它存储器单元将第二可逆电阻切换元件置位成低电阻状态， 以使得不同的存储器单元存储数据1或者数据0。在步骤1268中，确定 是否存在还要编程的数据。如果不存在，则完成处理。如果存在，则处理 循环回到步骤1264并对更多存储器单元进行编程。在一些实施例中，仅 可以同时对小数目的存储器单元进行编程。因此，对于可以被同时编程的 每组存储器单元来说，必须重复步骤1264和步骤1266的循环。

图29是描述了用于形成静态电阻元件的一个实施例的流程图。图29 的处理可以用于实现图27的步骤1250或者图28的步骤1256。在步骤1270 中，将未选中的X线偏置到5.5伏。在步骤1272中，将未选中的Y线偏 置到1伏。在步骤1274中，使选中的X线处于接地。此外，选中的X线 和选中的Y线是连接到将用作发射极(有时也称为伪发射极)的可逆电 阻切换元件的那些线。在步骤1276中，将发射极Y线偏置到6伏。作为 图29的处理的结果，一个或更多个静态电阻元件被形成为处于导电状态。

图30是描绘了图29的处理的执行的示意图。图30示出了如上所述 的三个电阻元件1100、1102和1104。电阻元件1102被形成为静态电阻元 件(也称为发射极或伪发射极)。基于通过图29的处理施加的电压，如箭 头1290所指示的，电流从发射极Y线流至公共X线。

图31是描述了执行置位操作以将如上所述的多位存储器单元的多个 可逆电阻切换元件之一置位的处理的一个实施例的流程图。如上所述，在 置位操作期间，上述pn结被反向偏置，以使得邻近pn结用作双极晶体 管。即，参见图4，p+层420、n-层410和p+层440用作双极晶体管。

在图31的步骤1300中，将未选中的X线偏置到5.0伏。在步骤1302 中，未选中的Y线接收4.7伏。在步骤1304中，将选中的X线偏置到4 伏。在步骤1306中，将发射极线偏置到5.5伏。在一些实施例中，可以 同时对多个存储器单元进行编程，以在步骤1306中偏置多条发射极线。 在步骤1308中，选中的Y线被设置为接地。如果存储器单元的两个可逆 电阻切换元件都要进行置位，则将图31的处理执行两次。图32A示出了 在对存储器单元的第一可逆电阻切换元件进行编程时的存储器单元的示 意图。图32A示出了处于以上关于图31描述的偏置下的Y线和选中的X 线。由于这些电压，电流(用箭头1340表示)根据上述双极晶体管动作， 从发射极Y线、经由静态电阻元件1102和可逆电阻切换元件1100流至Y 线1。

图32B是示出了被编程为对第二可逆电阻切换元件1104置位的多位 存储器单元的示意图。存在两个可能的实施例。在第一实施例中，电流从 Y线1(经由可逆电阻切换元件1100和1104)流至Y线2，如箭头1342a 所指示的。在另一实施例中，电流从发射极Y线(经由静态电阻元件1102 和可逆电阻切换元件1104)流至Y线2。在这两种情况下，上述双极晶 体管动作发生并且正被置位的可逆电阻切换元件的pn结被反向偏置。

图33是描述了用于对上述多位存储器单元执行复位操作的处理的一 个实施例的流程图。在步骤1400中，将所有未选中的X线偏置到Vpp- 偏移。在一个示例中，偏移为上述的Vt。在步骤1402中，将未选中的Y 线设置为接地。在步骤1404中，将选中的X线设置为接地。在步骤1406 中，将发射极Y线设置为接地。在一些实施例中，在同时对多于一个的 存储器单元进行编程的情况下，可以将多条发射极Y线设置为接地。在 步骤1408中，选中的Y线被设置为Vpp。

图34A和图34B是描绘了图33的处理的执行的示意图。对于要具有 多个集电极的多位存储器单元来说，分别复位每个集电极。例如，图34 示出了正被复位的第一可逆电阻切换元件。图34B示出了正被复位的多 位存储器单元的第二可逆电阻切换元件。两幅图均示出了施加给Y线和选 中的X线的各个电压。图34A示出了用箭头1450表示的、从第一可逆电 阻切换元件1100的选中的Y线流至选中的X线的电流。图34B示出了用 箭头1452表示的、从可逆电阻切换元件1104的选中的Y线流至选中的X 线的电流。该电流用于复位可逆电阻切换元件。

为了示出和描述的目的，已经呈现了以上对本发明的详细描述。其并 不旨在穷尽或将本发明限于所公开的精确形式。鉴于以上教导，很多修改 和变体是可能的。选择描述的实施例是为了最好地解释本发明的原理及其 实践应用，以使得本领域的普通技术人员能够在各种实施例中并通过适合 于想到的具体使用的各种修改，来最好地利用本发明。旨在由所附权利要 求来限定本发明的范围。