超低电压的自动调零的多阶段高速CMOS比较器

摘要

为了用于一精密ADC，一个前置放大器电路可以被级联并驱动一锁存器。该前置放大器有一主要部分和一反馈部分，反馈部分连接反馈电阻，而不会在主要部分产生电压降。偏移电荷在自动调零阶段存储在偏移电容上，在放大阶段则被传输门隔离。偏移电容驱动反馈晶体管的栅极，其驱动主要部分的输出节点。反馈部分内的自动调零流入晶体管在线性区域工作运行，而主要部分内的电流流入晶体管在饱和区域工作运行。可以增加反冲电荷隔离晶体管用于电荷隔离。均衡输出也可以被一个均衡传输门来均衡。由于折叠的反馈电阻安排，甚至可以支持一个非常低的电源电压用于高速运行，而且消除偏移。

说明书

【技术领域】

本发明涉及模数转换器(ADC)，特别涉及用于ADC的一个比较 器。

【背景技术】

对于一些高精度的应用，差分输入上不能容忍有偏移电压 (Offset voltages)。一个常见的应用就是高解析度的模数转换器(ADC)。 一个ADC是不能容忍大于最低有效位(LSB)的输入偏移的，因为LSB精度 将被丢失。

因为一个单阶段放大器的增益带宽积是恒定的，所以几个放 大器阶段经常级联在一起。级联会提供一个期望的放大因子，具有最小延 迟。一个级联的前置放大器可以将一个小的输入电荷放大以产生一个足够 大的输出电荷，然后其驱动一个锁存器，该锁存器通常是一个精密装置如 ADC的一部分。

但是，在级联的前置放大器上的任意随机输入偏移会传播通 过级联的放大器阶段，最后的放大偏移会大大降低系统精度。

可以使用自动调零技术来消除这种偏移。通常使用两个相位 来为级联放大器提供时钟，其中偏移电荷存储在一个相位里，信号放大则 出现在另一个相位里。

已经降低电源电压来避免损害晶体管(晶体管已经缩小了用 于高级的半导体过程)。较低的电源电压会带来电路设计的挑战，因为在一 些电路里晶体管饱和电压会切断(cut)残余的电源电压。通过晶体管I*R 压降，残余电压(remaining voltage)会进一步降低。传统的放大器电路具 有与电阻串联的饱和晶体管，当电源电压降低时，只留下很小的空间给放 大晶体管运行。

期望有一个前置放大器阶段，能消除因为电阻串联饱和晶体 管而带来的I*R压降。期望放大器能在降低的电源电压下工作运行。也期 望能有自动调零的放大器和折叠的晶体管电路设计用于精密应用，如用于 一个ADC。

精密ADC应用如图1-2。

一个具有自动调零输入偏移的前置放大器可以用于精密ADC 应用，这将在以下描述，如图1-2所示。前置放大器也可以用于其他精密 应用，如低噪声放大器、高精度测量放大器、高精度比较器、任意偏移消 除放大器、DAC等等。

逐次逼近式ADC(Successive-approximation ADC)使用一系列 阶段将一个模拟电压转换为数字比特。每个阶段都比较一个模拟电压和一 个参考电压，产生一个数字比特。在分级式ADC(sub-ranging ADC)里， 每个阶段比较一个模拟电压和几个电压电平，所以每个阶段产生几个比特。 在管线里，后面的阶段比前面的阶段产生更低的有效数字(lower-significant  digital bits)。

算法式ADC、循环式ADC都使用一个回路来转换模拟电压。该 模拟电压被采样和比较，以产生一个最高有效数字。然后该数字比特再被 转换回模拟并被模拟电压减去，而产生一个残余电压。然后该残余电压乘 以2再环回到比较器，以产生下一个数字比特。因此数字比特是在同一个 比较器阶段经过多次循环而产生的。

图1显示一个逐次逼近式ADC。逐次逼近寄存器SAR 302接收 一个时钟CLK并包含一个寄存器数值，该数值会逐渐改变，慢慢接近于模 拟输入电压VIN。例如，当与VIN 0.312伏特比较时，SAR 302里的数值刚 开始是0.5，然后0.25，然后0.32，然后0.28，然后0.30，然后0.31，然后 0.315，然后0.313，然后0.312。SAR 302输出当前寄存器数值到DAC 300， DAC 300接收一个参考电压VREF，并将该寄存器数值转换为一个模拟电 压VA。

输入模拟电压VIN施加在取样保持电路S/H 304上，其对VIN 数值采样并保持。例如，一个电容可以被VIN充电，然后该电容与VIN 隔离并保持该模拟电压。被取样保持电路304采样了的输入电压被施加到 比较器306的反相输入端上。被转换的模拟电压VA则施加到比较器306 的同相输入端。

比较器306比较被转换的模拟电压VA和被采样的输入电压， 当被转换的模拟电压VA高于采样的VIN，就产生一个高输出，SAR 302 内的寄存器数值太高。然后SAR 302的寄存器数值可以降低。

当被转换的模拟电压VA低于采样的输入电压，比较器306就 产生一个低输出给SAR 302。SAR 302内的寄存器数值太低。然后SAR 302 的寄存器数值可以升高用于下一个循环。

SAR 302的寄存器数值是N比特的二进制数值，D(N-1)是最高 有效位(MSB)，D0是最低有效位(LSB)。SAR 302刚开始可以设置 MSB为D(N-1)，然后比较被转换的模拟电压VA和输入电压VIN，然后 调整MSB和/或根据比较而设置下一个MSN为D(N-2)。重复该设置和比 较直到N次循环后设置LSB。在最后一次循环后，循环结束信号EOC被 激活，指示结束。可以和SAR 302一起使用一个状态机或其他控制器，或 者包含在SAR 302内，以控制顺序。

也可以用一系列前置放大器阶段和一个最终锁存器来替代比 较器306。图2A是前置放大器和锁存器阶段的响应图。前置放大器阶段有 负的响应，如曲线312所示，而最终锁存器有正响应，如曲线310所示。 对于低电压，曲线312在曲线310的上方和左方，表示前置放大器比锁存 器需要更短的时间去达到同一VOUT电压。但是，对于更高的VOUT电 压，曲线310在曲线312的上方，表示对于大数值VOUT，锁存器比前置 放大器更快达到更大的电压输出。

图2B显示一系列前置放大器和一个最终锁存器。前置放大器 阶段320、322、324、326、328是放大器，其增加VIN和VA之间的电压 差。特别是接近比较结束时当设置LSB时，VIN和VA之间的差异非常小。 这个电压差被前置放大器阶段逐渐增加，直到最后阶段。锁存器阶段330 锁存该电压差以产生比较信号，比较信号反馈回SAR 302。因此阶段 320-330代替图1中的比较器306。

通过组合一系列前置放大器阶段和有正响应的最终锁存器，可 以达到快速的响应时间。前置放大器阶段逐渐放大和增加VIN和VA之间 的电压差，直到放大的电压差足够大到驱动最终的锁存器。通过使用低增 益、宽带宽的前置放大器，可以最小化延迟时间。

期望前置放大器阶段可以用于一个精密ADC。也期望前置放 大器能消除由于电阻串联饱和晶体管而引起的I*R电压降，并能在降低的 电源电压下工作运行。还期望能有自动调零的放大器和折叠的晶体管电路 设计用于精密应用，如用于图1中的ADC。

【附图说明】

图1显示一个逐次逼近式ADC。

图2A是前置放大器和锁存器阶段的响应图。

图2B显示一系列前置放大器和一个最终锁存器。

图3是一个高速锁存器的示意图。

图4是第一实施例的前置放大器阶段和一个折叠电阻(folded  resistor)的示意图。

图5是前置放大器自动调零的波形图。

图6是存储在前置放大器内一个偏移的波形图。

图7是第二实施例的前置放大器和反冲电荷隔离(kickback  charge isolation)的示意图。

图8是第三实施例的前置放大器和均衡器的示意图。

【具体实施方式】

本发明涉及一个改进的精密自动调零比较器和放大器。以下描 述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本 发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所 界定的一般原理可应用于其它实施例。因此，本发明不希望限于所展示 和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一 致的最广范围。

图3是一个高速锁存器的示意图。图3中的高速锁存器产生锁 存输出OUT，OUT可以是ADC的一部分，如图1中的SAR 302。锁存器输入 LATP、LATN可以是图2B所示的级联前置放大器的最后阶段的输出，级联 中的每个阶段可以使用图4-6中的其中一个电路。

一个偏压BIASP施加到P通道偏压晶体管46的栅极，晶体管 46提供电流到P通道差分晶体管48、49(differential transistors)的源极。锁 存器输入LATP、LATN是差分信号，其是级联前置放大器的最后阶段的输出。 LATP施加到P通道差分晶体管48的栅极，而LATN施加到P通道差分晶体 管49的栅极。

交叉连接的与非(NAND)门40、42形成一个双稳态，其通过 逆变器44驱动输出OUT。当CLK是高和CLKB是低的时候，交叉连接的P 通道晶体管22、24帮助设置双稳态，关闭传输门晶体管30、32、34、36 (transmission gate transistors)，打开P通道源晶体管20、26(source transistors)， 以保持到NAND与非门40、42的输入的状态。

当时钟CLK是低，CLKB是高时，P通道源晶体管20、26关闭， 传输门晶体管30、32、34、36打开，允许锁存器被输入LATP、LATN设置 或重设。N通道共源共栅晶体管28、29(cascode transistors)在其栅极上接收 一共源共栅偏压CASCN，每个形成一源跟随器连接到传输门。当传输门打 开(CLKB为高)时，电流由N通道电流流入晶体管38、39(current sink transistors) 拉下而流经N通道共源共栅晶体管28、29。

当LATP高于LATN时，施加在P通道差分晶体管48栅极上的 LATP引导较少的电流到N通道电流流入晶体管38的漏极。这允许更多的 电流流经共源共栅晶体管28，将NAND门42的输入拉得更低，设置OUT为 高。

图4是第一实施例的前置放大器阶段和一折叠电阻的示意图。 反馈电阻50、52不是串联在电源和地之间，因此不会降低电压，不会有 V＝I*R电压降。这允许两个P通道晶体管和一个饱和N通道晶体管串联在 放大器主要部分的Vcc和地之间(晶体管68、60、54)，两个P通道晶体 管、一个传输门、和一个饱和N通道晶体管串联在放大器反馈部分的Vcc 和地之间(晶体管30、74、70/72、76)。电源可以低至饱和晶体管电压降 的三倍。

图4电路可以是级联前置放大器的第一阶段，或是任意的中间 阶段，或是驱动图3锁存器的最后阶段。输入INP、INN可以是来自前一阶 段放大器的LATP、LATN输出，或者是外部输入(当放大器是第一阶段时)。 类似地，输出LATP、LATN可以驱动级联中下一阶段的INP、INN输入，或 者可以驱动图3锁存器的LATP、LATN输入。

当自动调零信号AZ是低时，开关61、65连接INP到P通道差 分晶体管60的栅节点GP，但是在自动调零期间，将栅节点GP接地。类似 地，当自动调零信号AZ是低时，开关63、67连接INN到P通道差分晶体 管62的栅节点GN，但是在自动调零期间，将栅节点GN接地。

N通道电流流入晶体管54、56在其栅极上接收共模反馈偏压 CMFB，并从P通道差分晶体管60、62的漏极吸入电流，它们也分别是锁存 器输出LATN、LATP。

P通道源晶体管68接受偏压BIASP，并提供电流给主放大器部 分的P通道差分晶体管60、62的源极。在反馈部分，P通道源晶体管30 也接收偏压BIASP，并提供电流给P通道反馈晶体管74、84的源极。

前置放大器的反馈部分有N通道自动调零流入晶体管76、86 (autozeroing sink transistors)，它们在栅极上接收自动调零信号AZB，当AZB 是高时，在线性(三极管)区域上打开。因为AZB会跳到Vcc，而CMFB是 低电压时，放大器部分的晶体管54、56在饱和区域工作运行，而反馈部分 的晶体管76、86在线性区域工作运行。

在自动调零时，偏移电荷存储在偏移电容78、88里。传输门 晶体管70、72、80、82打开，自动调零流入晶体管76、86关闭。栅节点 GP、GN通过开关65、67接地，因此输入从主放大器部分断开分离。自动 调零时的该隔离允许差分晶体管60、62上的偏移电荷(offsets)穿过反馈 电阻50、52和传输门晶体管70、72、80、82，而被存储在偏移电容78、 88里。

存储在偏移电容78、88里的偏移电荷施加在P通道反馈晶体 管74、84的栅极上，其漏极驱动LATN、LATP。因此该偏移电荷反馈通过 反馈电阻50、52和反馈晶体管74、84的一个反馈环路。存储在偏移电容 78、88里的电荷由反馈环路调整，直到达到稳态。该前置放大器在自动调 零以存储偏移电荷时被设置为一个高增益放大器。

当自动调零完成时，偏移电荷存储在偏移电容78、88上。在 下一个(放大)时期，AZB是高，AZ是低。将发生INP、INN输入的比较和 放大，因为开关61、63闭合以连接INP、INN到差分晶体管60、62的栅极 上。

自动调零流入晶体管76、86打开，在线性区域内工作运行。 传输门晶体管70、72、80、82关闭，将节点RN、RP和节点FN、FP隔离。 存储在偏移电容78、88上的偏移电荷施加在反馈晶体管74、84的栅极上， 并被放大以驱动存储偏移电荷到LATN、LATP上，补偿差分晶体管60、62 或电路其他部分里的偏移。

在放大时期，前置放大器被设置为一个高速低增益放大器。在 此期间前置放大器的增益由反馈电阻50、52的电阻值决定，如300K欧姆。 因为反馈电阻50、52是折叠电路设置，到差分晶体管60、62的电源电压 不会通过反馈电阻50、52而降低I*R。

图5是前置放大器自动调零的波形图。在模拟里，一个-2.92mV 的偏压施加在输入INP、INN上。在此模拟里，自动调零在大约345us开始， 在大约349us结束。在所示的几个脉冲里，前置放大器进行采样和转换。 在几个循环内，该偏移电荷存储在偏移电容78、88上，反馈环路使LATP、 LATN最终均衡并定在大约0.3伏特上。

图6是存储在前置放大器里的偏移的波形图。在模拟里，一个 -2.92mV的偏压施加在输入INP、INN上。在几个自动调零循环里，节点FP、 FN(它们也是偏移电容78、88的电压)设定在0.48和0.49伏特之间，与 表示存储偏移的-2.97mV有差异。请注意，存储偏移-2.97mV与真实偏移 -2.92mV相差仅0.05mV。这表示仅有1.7％的注入偏移的误差。

图7是第二实施例的前置放大器和反冲电荷隔离的示意图。反 冲电荷隔离晶体管172、174、176、178(Kickback-charge isolation transistors) 是栅极接地P通道晶体管，其隔离反馈部分和主放大器部分之间的反冲电 荷。反冲电荷(kickback charge)是指在转换(switching)期间的电荷注入。 隔离反冲电荷的好处是防止电荷注入而干扰比较器。

因为反冲电荷隔离晶体管172、174、176、178的栅极是接地 的，所以它们在线性区域上工作运行，不会切断大部分的电源电压余量。 但是，由于这些晶体管，会有一些电压损失。

图8是第三实施例的前置放大器和均衡器的示意图。增加了均 衡晶体管160、162(Equalizing transistors)。当均衡时钟CLK是高时，晶体管 160、162打开，短路LATP和LATN。CLK可以只在每次比较之前脉冲到高， 以允许更快速地设定LATP、LATN。这迫使调整存储在偏移电容78、88上 的电荷。

CMFB是共模反馈。在自动调零时使用CMFB信号，因为前置放 大器被重设为一个完全差分运算放大器。CMFB信号由另一个复制的低电压 前置放大器(连接有一个输出二极管)产生。这个复制的前置放大器不需 要高增益，在比较时是关闭的。内部节点电压的一个例子是AZ＝1V，AZB＝0V， FB和FN＝0.5V，CMFB＝0.5V，电源电压Vcc是1V。在此例子里，栅长度为 0.18nm。

【替代实施例】

发明人还想到一些其他的实施例。例如其他实施例可以是所述 的那些的组合。可以增加均衡晶体管160、162，而不增加反冲电荷隔离晶 体管172、174、176、178。开关可以用传输门和并联的P通道和N通道 晶体管来实现，或者用单独的P通道或N通道晶体管来实现。对于前置放 大器，也可以使用不同的锁存器电路。虽然描述了ADC应用，但是前置 放大器也可以用于其他电路，例如DAC、比较器、低噪声放大器、仪表放 大器、或其他偏移消除放大器。

可以在电路的各个位置增加缓存器、逆变器、门控逻辑(gating  logic)、电容、电阻、或其他元件，用于与本发明无关的各种理由，例如用 于节电模式。

信号可以编码、压缩、反相、组合、或其他改变。时钟可以与 其他信号或条件合并。整个电路或部分电路可以反转，P通道和N通道晶 体管可以交换。

方向术语如上面、下面、向上、向下、顶部、底部等等都是相 对的和可变化的，因为系统、电路或数据是可以旋转的、颠倒的，等等。 这些术语对于描述装置是有用的，但是不是绝对的。信号可以是高电平有 效或低电平有效，也可以被反相、缓存、编码、限定或其他改变。

可在各种节点处添加额外组件，例如电阻器、电容器、电感 器、晶体管等，且还可存在寄生组件。启用和停用所述电路可用额外晶 体管或以其它方式实现。可添加传送门晶体管或传输门以用于隔离。可 添加反相或额外缓冲。晶体管和电容器的最终大小可在电路模拟或现场 测试之后选择。金属掩模选项或其它可编程组件可用以选择最终电容 器、电阻器或晶体管大小。

可针对一些技术或工艺使用p通道而非n通道晶体管(或反 之亦然)，且可将反相、缓冲器、电容器、电阻器、门或其它组件添加 到一些节点以用于各种目的或调整设计。可通过添加延迟线或通过控制 延迟来调整时序。可针对一些组件使用单独的电源和接地。可添加各种 滤波器。可用低有效信号而非高有效信号来替代。

尽管已描述了正电流，但电流可为负或正，因为在一些情况 下可将电子或空穴视为载流子。源电流或流入电流可在指代具有相反极 性的载流子时为可互换术语。电流可在相反方向上流动。固定偏压可切 换到电源或接地以使电路断电。

尽管已描述了互补金属氧化物半导体(CMOS)晶体管，但 可用其它晶体管技术和变型来替代，且可使用除硅以外的材料，例如砷 化镓(GaAs)和其它变型。

本发明背景技术部分可含有关于本发明的问题或环境的背 景信息而非描述其它现有技术。因此，在背景技术部分中包括材料并不 是申请人承认现有技术。

本文中所描述的任何方法或工艺为机器实施或计算机实施 的，且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅 助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监 视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或 其它机器产生的显示，且可包括也为机器产生的硬拷贝打印输出。对其 它机器的计算机控制为另一有形结果。

所描述的任何优点和益处可能并不适用于本发明的所有实 施例。当在权利要求元件中叙述词“构件”时，申请人希望所述权利要 求元件遵守35USC第112章节第6段。通常，一个或一个以上词的标 签出现在词“构件”之前。出现在词“构件”之前的词为既定简化对权 利要求元件的参考的标签，而不希望传达结构限制。此类构件加功能权 利要求既定不仅涵盖本文中所描述的用于执行功能的结构及其结构等 效物，而且涵盖等效结构。举例来说，虽然钉子与螺钉具有不同结构， 但其为等效结构，因为其均执行紧固功能。不使用词“构件”的权利要 求不希望遵守35USC第112章节第6段。信号通常为电子信号，但可 为例如可经由光纤线路携载的光学信号。

已出于说明和描述的目的呈现了对本发明实施例的先前描 述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于以上教 示，许多修改和变型是可能的。希望本发明的范围不受此详细描述限制， 而是由所附权利要求书限制。