由接合在一起的两个或两个以上衬底形成的电子装置、包含电子装置的电子系统及制作电子装置的方法

摘要

本发明揭示包含第一衬底及第二衬底的电子装置。所述第一衬底包含包括至少大致彼此平行地穿过所述第一衬底的至少一部分的多个导电迹线的电路。多个接合垫定位于所述第一衬底的表面上且包含在所述多个导电迹线中的至少两者上方延伸的宽度。多个通孔从邻近所述导电迹线中的至少一些导电迹线延伸到所述多个接合垫。所述第二衬底接合到所述第一衬底且包含借助多个导电凸块耦合到所述第一衬底上的所述多个接合垫的电路。本发明还揭示存储器装置及形成电子装置及存储器装置的相关方法，还揭示电子系统。

说明书

相关申请案交叉参考

本申请案主张2009年3月10日提出申请的第12/401,387号美国专利申请案“由接 合在一起的两个或两个以上衬底形成的电子装置、包含电子装置的电子系统及制作电子 装置的方法(Electronic Devices Formed of Two or More Substrates Bonded Together， Electronic Systems Comprising Electronic Devices and Methods of Making Electronic  Devices)”的申请日期的权益。

技术领域

本发明实施例涉及包含接合在一起的至少两个衬底的电子装置。

背景技术

电子装置，且具体来说，半导体装置及存储器装置正变得日益复杂。因此，电子装 置中的电路区域或空间(也称作“基板面(real estate)”)也正变得越来越有限。当努 力在单个半导体芯片上提供更多电路而不增加大小时以及当努力减小其它半导体芯片 的大小时，电路已变得日益小且在单个芯片上形成更大数目个电路。举例来说，存储器 装置已从微米级装置及电路减小到纳米级装置及电路。按常规，将纳米级定义为指代小 于100纳米的电路及间距。

具有以纳米级形成的存储器单元的存储器装置的实例包括磁性移位寄存器(按常规 称作“赛道存储器”)。赛道存储器的实例描述于让与国际商用机器公司(IBM)的帕 金(Parkin)的第6,834,005号美国专利中。本申请案的图式中的图10是图解说明赛道 存储器阵列的现有技术实施例的示意图。赛道存储器可包括由铁磁材料制作的纳米级导 线或轨道1010的阵列。每一轨道1010可包括串联连接到彼此的多个磁性移位寄存器 1020。每一磁性移位寄存器1020包括与其相关联的写入装置1030及读取装置1040。由 于轨道1010的小大小，轨道1010阵列可在存储器装置中非常紧密地布置在一起。虽然 对于在有限的基板面中提供增加的存储容量纳米级存储器单元是期望的，但存储器装置 的常规支持电路(例如电荷泵、解码及寻址电路、读出放大器、I/O电路等(未显示)) 可能无需以此小尺度形成，且实际上可以微米级而非纳米级更有效且经济地形成。

发明内容

本发明的各种实施例涉及包含纳米级电路及微米级电路两者的电子装置及用于形 成所述电子装置的方法的实施例。在至少一个实施例中，电子装置可包含第一衬底，所 述第一衬底包含电路。所述第一衬底的所述电路可包括至少大致彼此平行地延伸穿过所 述第一衬底的一部分的多个导电迹线。多个接合垫可定位于所述第一衬底的表面上且可 包含在所述多个导电迹线中的至少两者上方延伸的宽度。多个通孔可从邻近所述多个导 电迹线中的至少一些导电迹线延伸到所述多个接合垫中的接合垫。包含借助多个导电凸 块耦合到所述第一衬底上的所述多个接合垫的电路的第二衬底可接合到所述第一衬底。

其它实施例涉及存储器装置。这些存储器装置的各种实施例可包含第一衬底，所述 第一衬底包括包含具有域壁的多个域的多个磁性轨道。多个磁性隧穿结可接近于所述多 个磁性轨道定位且可延伸到邻近所述第一衬底的表面的位置。多个接合垫可定位于所述 第一衬底的所述表面上。所述多个接合垫中的每一接合垫可电耦合到所述多个磁性隧穿 结中的一磁性隧穿结。

额外实施例包含形成电子装置的方法。这些方法的一个或一个以上实施例可包含形 成第一衬底及第二衬底。所述第一衬底可包含延伸穿过其一部分的多个导电迹线、从邻 近所述多个导电迹线中的至少一些导电迹线延伸到所述第一衬底的表面的多个通孔及 位于所述第一衬底的所述表面上且邻近于所述多个通孔中的一通孔的多个接合垫。所述 多个接合垫中的每一接合垫可包含在所述多个导电迹线中的至少两个导电迹线上方延 伸的宽度。所述第二衬底可包含电路，且所述第二衬底可借助耦合到所述第一衬底的所 述多个接合垫及所述第二衬底的所述电路的多个导电凸块而附接到所述第一衬底。

在又一些实施例中，本发明包括形成存储器装置的方法。根据各种实施例，这些方 法可包含在第一衬底中形成多个导电迹线。可将所述多个导电迹线配置为包含具有域壁 的多个域的磁性移位寄存器。多个通孔可经形成而包含从所述第一衬底的表面延伸到接 近所述多个磁性移位寄存器的磁性隧穿结。也可形成多个接合垫，所述多个接合垫中的 每一接合垫耦合到所述多个通孔中的一通孔。

本发明的再一些实施例包括电子系统。这些系统的一个或一个以上实施例可包含至 少一个处理器及耦合到所述处理器的至少一个存储器装置。所述至少一个存储器装置可 包含第一衬底及第二衬底。所述第一衬底可包含包括具有域壁的多个域的多个磁性轨 道、接近于所述多个磁性轨道且延伸到邻近所述第一衬底的表面的位置的多个磁性隧穿 结及位于所述第一衬底的所述表面上的多个接合垫。所述多个接合垫中的每一接合垫电 耦合到所述多个磁性隧穿结中的一磁性隧穿结。所述第二衬底可包含支持电路且可借助 多个导电凸块接合到所述多个接合垫。

附图说明

图1是根据一个或一个以上实施例的电子装置的一部分的剖面正视图。

图2图解说明第一衬底的一部分的俯视图，其绘示根据一些实施例以预界定图案安 置的多个接合垫。

图3图解说明第一衬底的一部分的俯视图，其绘示根据一些实施例根据预界定通孔 图案安置的多个接合垫。

图4是第一衬底的一部分的俯视图，其绘示根据至少一个实施例以蜂窝图案配置于 第一衬底的表面上的接合垫。

图5图解说明第一衬底的一部分的俯视图，所述第一衬底包含根据至少一个实施例 以蜂窝图案配置于其表面上的接合垫。

图6图解说明第一衬底的实施例的俯视图，所述第一衬底包含具有三角形配置的接 合垫。

图7A是根据至少一个实施例的电子装置的一部分的剖面正视图。

图7B是图7A的电子装置的接合垫的放大视图。

图8图解说明第一衬底的俯视图，所述第一衬底包含根据至少一个实施例图案化包 含形成于其上的二极管的接合垫结构。

图9是计算系统图示的示意图，其显示根据本发明的至少一个实施例含有至少一个 存储器装置的至少一个半导体存储器装置。

图10是图解说明赛道存储器阵列的现有技术实施例的示意图。

具体实施方式

在一些实例中，本文中所呈现的图解说明并非是任何特定衬底、电子装置或存储器 装置的实际视图，而仅是用以描述本发明的理想化表示。另外，各图之间的共有元件可 保持相同的数字标识。

本发明的各种实施例包含经配置以将纳米级电子组件、纳米级间距或两者耦合到微 米级电子组件、微米级间距或两者的电子装置。图1是根据至少一个实施例的电子装置 100的一部分的剖面正视图。电子装置100包含耦合在一起的第一衬底110及第二衬底 120。第一衬底110及第二衬底120在一些实施例中可包含半导体晶片或其它块体半导 体衬底，或者在其它实施例中可包含单粒化的半导体裸片。

第一衬底110包含安置于其一部分中的电路140。电路140的至少一部分可包含经 密集配置的小占用面积。以举例而非限制方式，电路140的组件可经配置及安置而包含 小于100纳米的间距P。在至少一些实施例中，电路140的组件的至少一部分可包含至 少大致彼此平行地延伸穿过第一衬底110的一部分的多个导电迹线。

接合垫150可安置于第一衬底110的表面160上且多个通孔170可从邻近电路140 的至少一部分延伸到接合垫150。以实例而非限制方式，接合垫150可经大小设计及经 配置以包含约2,000μm²或更大的面积。以实例而非限制方式，在至少一些实施例中， 接合垫150可配置为大致正方形且可将大小设计为约50x 50μm。

接合垫150可以某一图案安置于第一衬底110的表面160上以提供到通孔170中的 每一者的连接。由于接合垫150包含实质上比电路140的组件(纳米级)大的大小(微 米级)，因而每一接合垫150可包含在跨越电路140的包含多个组件(例如，导电迹线) 的一部分的区域上方延伸的宽度W。举例来说，每一接合垫150可包含在电路140的两 个或两个以上导电迹线上方延伸的宽度W。尽管所述图图解说明电路140在每一接合垫 150的宽度W下方包含约10或11个导电迹线，但根据各种实施例电路140与接合垫 150的尺度差可促进每一接合垫150的宽度W下方有数百个或甚到数千个这些导电迹 线。

图2图解说明第一衬底110的一部分的俯视图，其绘示根据一些实施例以预界定图 案安置的多个接合垫150。其中接合垫150是根据预界定图案安置的这些实施例在本文 中可称作“接合光栅”图案。将接合垫150绘示为部分透明以图解说明电路140、通孔 170与接合垫150之间的关系。根据各种实施例，多个接合垫150可以固定图案安置于 表面160上以促进经由通孔170将电路140耦合到接合垫150。在所示实施例中，接合 垫150是以类似于摆放于墙壁中的砖的图案固定，其中每一接合垫150相对于紧接在上 方及下方(如图2中所定向)的接合垫150偏移，但所属领域的技术人员应认识到任一 固定图案均涵盖于本发明实施例的范围内。在一些实施例中，所述固定偏移可约为接合 垫150的侧210的长度的一半。在这些实施例中，通孔170可不以固定图案定向。换句 话说，通孔170可不以某一明显图案耦合到电路140。

图3是第一衬底110的一部分的俯视图，其绘示根据其它实施例安置的接合垫150。 根据这些实施例中的至少一些实施例，通孔170可耦合到相应接合垫150的中心，或至 少大致中心，且通孔170可是根据预界定图案来配置。在图3的实施例中，通孔170是 以其中每一通孔耦合到紧邻位于上方及下方(如在图3中所定向)的通孔所耦合到的导 电迹线的导电迹线的图案定位。因此，接合垫150是根据通孔170的图案移位。本文可 将根据通孔170的预界定图案移位接合垫150的此配置称作“接合移位”图案。

图2及图3图解说明具有大致正方形或矩形形状的接合垫150。然而，所属领域的 技术人员应认识到多个潜在形状及图案可用于各种实施例的实施方案中。以实例而非限 制方式，图4到图6图解说明根据第一衬底110的实施例的接合垫150的各种适合配置。

图4是第一衬底110的一部分的俯视图，其绘示以六边形形状配置且以蜂窝图案安 置于表面160上的接合垫150。将通孔170显示为根据接合垫150的图案耦合到电路140 的相应导电迹线。此蜂窝图案可经形成以包含其中接合垫150是根据预界定图案安置的 接合光栅图案。

图5图解说明第一衬底110的另一实施例，所述第一衬底110包含以六边形形状配 置且以包含接合光栅图案的蜂窝图案安置于表面160上的接合垫150。在图5的实施例 中，接合垫150围绕其中心点略微旋转几度，从而产生提供对电路140的改进覆盖的图 案。所述改进覆盖是通过以与包含导电迹线的下伏电路140角度错位的配置来安置接合 垫150而提供。换句话说，根据图5中所图解说明的实施例，接合垫150不是以与下伏 电路140对准地直上直下伸展的列安置，所述下伏电路140经配置以大致直上直下(如 在图4中所定向)地伸展。此错位可通过如下方式改进对电路140的覆盖：提供定位于 电路140的每一组件上方的至少一个接合垫150，以使得能够将针对电路140的每一组 件的通孔170耦合到接合垫150的大致居中部分。换句话说，由于接合垫150与下伏电 路140角度错位，因而电路140的每一组件(例如图5的导电迹线)可具有在其上方定 位于大致中心的至少一个接合垫150，从而使通孔170能够定位于且延伸于电路140的 每一组件与接合垫150的大致中心部分之间。因此，通孔170无需沿接合垫150的外围 边缘耦合到所述接合垫150。

图6图解说明第一衬底110的另一实施例，所述第一衬底110包含具有三角形配置 且包含接合光栅图案的接合垫150。接合垫150成对地排序而配置成三角形的底边彼此 面对地定位且一起对准于表面160上。三角形形状的接合垫150也与下伏电路角度错位。 在所示实施例中，接合垫150是根据某一图案安置，而不存在通孔170藉以耦合到电路 140的明显图案。

导电凸块130可形成于接合垫150上以将第一衬底110的接合垫150电耦合到第二 衬底120及其上的任一电路125。导电凸块130可包含所属领域的技术人员所习知的任 一凸块配置。举例来说，导电凸块130可配置为凸块、柱、突柱、球形物、立柱、支柱 或任一其它适合物理结构以及其组合。导电凸块130可包含任一导电金属或其合金，例 如铜、金、银、铝或上述金属中的任一者的合金、常规银或锡/铅焊料、导电或填充有导 体的聚合物或导电复合物。

在额外实施例中，电子装置可经配置以减少将电路140耦合到相应接合垫所必需的 接合垫数目。图7A是根据至少一个实施例的电子装置700的一部分的剖面正视图。电 子装置700包含耦合在一起的第一衬底110及第二衬底120。第一衬底110及第二衬底 120在一些实施例中可包含半导体晶片或其它块体半导体衬底，或者在其它实施例中可 包含单粒化的半导体裸片。

在图7A中，第一衬底110同样包含安置于其一部分中的电路140。在至少一些实 施例中，电路140的至少一部分可包含至少大致彼此平行地延伸穿过第一衬底110的一 部分的多个导电迹线。接合垫750安置于第一衬底110的表面160上且多个通孔170从 邻近电路140的至少一部分延伸到接合垫750。接合垫750包含形成于其一部分中经配 置以使得能够接达多个离散通孔170的选择装置705。在至少一些实施例中，选择装置 705可包含多个二极管或类似整流装置。图7B是图7A的电子装置的接合垫750的放大 视图，其由图7A中的标识7B及适当的虚线引出线及椭圆形来指示。电子装置700的每 一接合垫750可包含以并排关系定位的第一二极管710及第二二极管720。第一二极管 710及第二二极管720两者皆可耦合到安置于每一二极管710、720的一部分上方的共用 上部导电垫730。第一二极管710耦合到第一下部导电垫760，且第二二极管720耦合 到第二下部导电垫770，第一下部导电垫760与第二下部导电垫770通过间隙780而彼 此电隔离。导电凸块130(图7A)在一些实施例中耦合到上部导电垫730，或可省略上 部导电垫730且导电凸块130可直接耦合到第一二极管710及第二二极管720。通孔170 (图7A)耦合到第一下部导电垫760及第二下部导电垫770中的每一者。

第一二极管710及第二二极管720经定向以包含相反的偏置方案，以使得可沿第一 方向偏置第一二极管710且可沿第二相反方向偏置第二二极管720。举例来说，第一二 极管710可为正向偏置的(即，允许正电流通过且阻挡相反极性的电流)，而第二二极 管720可为反向偏置的(即，阻挡正电流且允许具有相反极性的电流通过)。在此配置 中，穿过导电凸块130的正电流将通过第一二极管710及第一下部导电垫760，使得能 够接达与第一下部导电垫760及相关联通孔170耦合的电路140。所述正电流受到第二 二极管720阻挡。同样地，穿过导电凸块130的呈相反极性的电流将通过第二二极管720 及第二下部导电垫770，使得能够接达与第二下部导电垫770及相关联通孔170耦合的 电路140。呈相反极性的电流受到第一二极管710阻挡。

第一及第二二极管710、720可分别包含所属领域的技术人员所习知的任一适合结 构或堆叠。以实例而非限制方式，所述二极管可包含结晶硅NP或PN结构、金属/双绝 缘体/金属二极管、展现出整流能力的细丝结构，例如银/非晶硅/p-型硅堆叠以及具有整 流特征的任一其它堆叠或结构。

接合垫750可安置于第一衬底110的表面160上，其包含各种图案(例如上文关于 图2到图6所描述的图案)中的任一者。图8图解说明包含根据至少一个实施例图案化 的接合垫750的第一衬底110的俯视图。根据这些实施例中的至少一些实施例，通孔170 可耦合到与每一接合垫750相关联的相应下部导电垫760、770(图7B)的中心或至少 大致中心，且通孔170可根据预界定图案耦合到电路140。在图8的实施例中，每一接 合垫750的通孔170是以其中每一通孔耦合到紧邻位于上方及下方(如在图8中所定向) 的通孔170所耦合到的导电迹线的导电迹线的图案来定位。因此，接合垫150根据通孔 170的图案而移位。

在至少一些实施例中，电子装置100、700可包含存储器装置。在这些实施例中， 第一衬底110的电路140的至少一部分可包含多个存储器单元，且第二衬底120的电路 125的至少一部分可包含支持电路(例如电荷泵、解码及寻址、读出放大器、I/O电路等)。 以实例而非限制方式，在一些实施例中，电路140的至少一部分可包含一个或一个以上 磁性移位寄存器180，例如在第7,236,386、6,920,062、6,898,132及6,834,005号美国专 利中的每一者中所揭示的磁性移位寄存器。此磁性移位寄存器180包含铁磁或亚铁磁材 料的精细轨道，所述精细轨道可在小区段或区(其也可表征为域185)中沿一个方向或 另一方向被磁化。因此，将信息存储于所述轨道中的域185中。可将电流施加到磁性移 位寄存器轨道以使磁矩在域185内沿所述轨道移动且经过磁性隧穿结或写入元件190。 所述电流的方向控制磁矩在域185内沿所述轨道移动的方向。

此磁性移位寄存器轨道可安置于包含纳米级间距的第一衬底110中。磁性移位寄存 器180可具有各种形状中的任一者，包括但不限于：蛇形、笔直的、U形或其它形状以 及其组合。经定位以从邻近磁性移位寄存器180的一部分延伸到接合垫150的通孔170 可配置为磁性隧穿结190(如在图1中的最左边中所绘示)、写入元件或类似装置以及 其组合。

常规磁性隧穿结(MTJ)一般包含由包含隧穿势垒的薄绝缘材料层分离的两个磁性 材料层。所述隧穿势垒通常由超薄氧化铝层形成，但其也可由其它绝缘或半导电材料形 成。所述MTJ中的一个磁性层通常为需要大磁场来改变其磁化的硬磁材料。另一磁性材 料通常为软磁材料，从而允许弱磁场来改变其磁化。当施加小磁场到所述软磁材料时， 其磁化方向改变，以使得所述软磁层的磁化方向可相对于所述硬磁材料的磁化方向而变 化。

通过所述隧穿势垒的电流的量值取决于所述隧穿结中两种磁性材料的相对磁性定 向。因此，如果已知所述硬层的力矩，那么所述隧穿结中的电流的值指示所述软磁材料 中的磁矩方向，或如果已知所述软磁材料的力矩方向，那么所述隧穿结中的电流指示所 述硬磁材料的力矩方向。

如果提供用于独立地切换所述磁性隧穿结中的磁矩的构件，则也可由硬磁材料来形 成所述MTJ中的两种磁性材料。如果已知所述MTJ中的两种磁性材料中的任一者(即， 参考层)的磁矩方向，那么通过所述MTJ的隧穿电流允许确定另一种材料(即，存储或 感测层)的磁矩方向。

可通过单独地形成第一衬底110及第二衬底120来形成本发明的电子装置的实施 例。在至少一些实施例中，可在不同温度下处理第一衬底110及第二衬底120。可将电 路140安置于第一衬底110中。如上文中所陈述，第一衬底110的电路140可包含导电 迹线，包括包含以轨道形式安置到第一衬底110中的一个或一个以上磁性移位寄存器180 的存储器单元。此电路140(例如磁性移位寄存器180)可经形成而包含纳米级电子组 件、纳米级间距或两者。第二衬底120的支持电路125可包含常规CMOS电路且可包含 大致更大(例如微米级)的电子组件、间距或两者。可根据所属领域的技术人员所习知 的常规制造技术及工艺来形成所述常规CMOS电路。

在至少一些实施例中，第一衬底110的电路140可在比用于处理第二衬底120的温 度低的温度下经历性能降级。因此，第一衬底110的电路140可在比用于形成安置于第 二衬底120中的电路的温度大致低的温度下形成。举例来说，在其中第一衬底110的电 路140包含磁性移位寄存器180的实施例中，第一衬底110的电路140可在暴露于约450 ℃或更高的温度下经历性能降级。第二衬底120的支持电路125可包含借助常规前工序 (FEOL)或后工序(BEOL)CMOS处理形成的常规CMOS电路。常规FEOL工艺可采 用高达约1000℃到1100℃或更高的温度，而常规BEOL工艺可采用高达约450℃的温度。

可在第一衬底110的一部分中形成多个通孔170，通孔170从表面160延伸到邻近 电路140。可使用常规技术(例如激光烧蚀、湿式蚀刻或干式蚀刻或其它适合方法)来 形成通孔170。如上文中所陈述，在至少一些实施例中，如所属领域的技术人员所习知， 通孔170可经形成以包含磁性隧穿结。

可通过毯覆式沉积后跟使用光刻的选择性蚀刻或其它适合方法将接合垫150、750 安置于第一衬底110的表面160上，且可使用耦合到第二衬底120及第一衬底110的接 合垫150、750的多个导电凸块130将第一衬底110接合到第二衬底120。可根据任一适 合图案(包括但不限于上文中关于图2到图6及图8所描述的图案中的任一者)在表面 160上图案化接合垫150、750。

在至少一些实施例中，如在图7A到图7B中所图解说明，接合垫150可经形成而包 含形成于其中的选择装置。这些实施例可包括形成耦合到第一通孔170的第一下部导电 垫760及耦合到第二通孔170的第二下部导电垫770。第一及第二下部导电垫760、770 可通过如下步骤在其之间包含间隙780来形成：毯覆式沉积后跟使用光刻的蚀刻或所属 领域的技术人员所习知的其它适合方法。第一二极管710可形成于第一下部导电垫760 上、沿第一方向被偏置，且第二二极管720可形成于第二下部导电垫770上且沿第二相 反方向被偏置。可通过所属领域的技术人员所习知的常规处理技术来形成第一及第二二 极管710、720。以实例而非限制方式，可通过以第一极性沉积二极管堆叠且然后蚀刻所 述二极管堆叠以使所述堆叠仅占据第一下部导电垫760的区域来形成第一二极管710。 然后可根据堆叠材料用常规蚀刻停止件覆盖第一二极管710且以第二相反极性沉积第二 二极管堆叠以形成第二二极管720。在至少一些实施例中，可在第一二极管710及第二 二极管720两者上方形成上部导电垫730。

因此，第一衬底110及相关纳米级电路140可与第二衬底120及其上的任一相关微 米级电路125单独地形成，且可借助可形成于接合垫150上的多个导电凸块130将第一 衬底110的电路140耦合到第二衬底120的电路。由于可以较大尺度形成第二衬底120 上的电路125，因而可更有效且以显著较低成本形成此电路125，同时可以较小尺度形 成第一衬底110的电路140以增加性能(例如，增加的存储容量等)。然后可将第二衬 底120接合到第一衬底110，且将第二衬底120的电路125耦合到第一衬底110的电路 140以将两个衬底的电路组合成单个装置。在这些实施例中，可在比在形成第二衬底120 及任一相关电路125(例如支持电路)中所采用的温度低的温度下形成第一衬底110及 电路140。

本发明的额外实施例涉及电子系统。如在图9中所示，根据本发明实施例的电子系 统900(例如计算机系统)包含至少一个输入装置910、至少一个输出装置920、至少一 个处理器930及至少一个存储器装置940。如本文中所使用，术语“计算机系统”不仅 包括例如个人计算机及服务器等计算机，而且包括无线通信装置(例如，蜂窝电话、经 配置以用于文本消息收发及电子邮件的个人数字助理等)、相机、芯片组、机顶盒、控 制器、运载工具及引擎控制及传感器系统、数字音乐播放器及以上所提及的输入、输出、 处理器及存储器装置的其它组合。至少一个存储器装置940可包含如下至少一个存储器 装置(例如，图1及图7A中的装置100、700)：其包含耦合到第二衬底的第一衬底。

所述第一衬底可包括：包含(以非限制性实例方式)包含多个域的多个磁性轨道的 电路、接近于所述多个磁性轨道且延伸到邻近所述第一衬底的表面的位置的多个磁性隧 穿结及位于所述第一衬底的所述表面上的多个接合垫，所述多个接合垫中的每一接合垫 电耦合到所述多个磁性隧穿结中的磁性隧穿结。

所述第二衬底包含支持电路且借助多个导电凸块耦合到所述第一衬底的所述表面 上的所述多个接合垫。所述支持电路可包含电荷泵、解码及寻址电路、读出放大器及I/O 电路中的一者或一者以上。

虽然已在随附图式中描述及显示了某些实施例，但这些实施例仅是说明性而不限定 本发明的范围，且本发明并不限于所示及所描述的特定构造及布置，这是因为所属领域 的技术人员将显而易见对所描述实施例的各种其它添加及修改以及删除。因此，本发明 的范围仅受所述权利要求书的书面语言及合法等效内容限制。