P型掺杂超浅结及PMOS晶体管的制作方法

摘要

一种超浅结的制作方法，包括：提供半导体衬底；对所述半导体衬底进行离子注入，所述注入离子的总的扩散速度低于硼离子；对所述半导体衬底进行尖峰退火处理。采用总的扩散速度低于硼离子的离子作为超浅结的掺杂离子，在后续尖峰退火处理时，可以减小掺杂离子向半导体衬底的扩散效应，从而稳定了超浅结的结深，避免了尖峰退火峰值温度不稳定对结深的影响。

说明书

技术领域

本发明涉及半导体技术领域，更具体的，本发明涉及P型掺杂超浅结及PMOS晶体管的制作方法。

背景技术

离子注入技术是一种广泛应用于各种半导体器件及集成电路制作的杂质掺杂技术。通过控制注入离子束的电流量及电压，可以精确调整杂质在半导体衬底中的含量及分布情况。离子注入后，对半导体衬底继续进行退火处理以激活注入离子，并修复离子注入时引起的半导体衬底晶格损伤。

半导体工业中众所周知的趋势是器件的特征尺寸随着工艺技术的革新而越来越小。按照等比例缩小的要求，器件的横向尺寸(即特征尺寸表征的线宽)不断缩小的同时，器件的纵向尺寸(即器件的深度)也要求等比例缩小。因此，离子注入技术的一个重要发展方向就是如何形成浅结及超浅结，进而形成金属氧化物半导体(MOS)晶体管的轻掺杂源区与轻掺杂漏区。

申请号为200610147797.3的中国专利申请提供了一种形成超浅结的方法。所述方法通过尖峰退火工艺，在一次热处理过程中同时完成注入离子的激活及晶格损伤的修复；同时，在尖峰退火过程中通入氧气，减少了掺杂离子的扩散，实现了超浅结的制作。但是，应用所述方法形成超浅结时，尖峰退火工艺的退火时间和峰值温度难以精确控制；特别对于同一半导体衬底上的不同芯片单元，由于所述芯片单元在半导体衬底上的位置不同，例如在半导体衬底边缘和中心位置，不同芯片单元中的离子注入区尖峰退火时的峰值温度及峰值温度的退火时间存在差异，因此，不同芯片单元离子注入区的掺杂离子在尖峰退火时继续扩散的深度存在差异。对于MOS晶体管而言，当器件的特征尺寸减小到65纳米以下工艺节点时，所述差异严重影响器件性能，包括器件的有效沟道宽度、阈值电压以及饱和源漏电流等。

因此，需要改进超浅结制作方法，减小尖峰退火处理中的超浅结结深不一致的问题，以提高整个半导体衬底不同区域器件的一致性和稳定性。

发明内容

本发明解决的问题是提供一种P型掺杂超浅结及PMOS晶体管的制作方法，减小尖峰退火处理中由于热处理不一致而引起的结深差异问题。

为解决上述问题，本发明提供了一种超浅结的制作方法，包括：提供半导体衬底；对所述半导体衬底进行离子注入，所述注入离子的总的扩散速度低于硼离子；对所述半导体衬底进行尖峰退火处理。

可选的，所述离子注入分为两步离子注入进行，所述两步离子注入的注入离子分别为含硼元素离子与III族元素离子。

可选的，所述III族元素离子为铟离子。

可选的，所述两步离子注入的注入深度均与仅采用含硼元素离子的注入深度相同。

可选的，所述尖峰退火处理的峰值温度为1000至1100摄氏度。

本发明还提供了一种PMOS晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内进行离子注入，形成轻掺杂源区与轻掺杂漏区，其特征在于，所述注入离子的总的扩散速度低于硼离子。

可选的，所述轻掺杂源区与轻掺杂漏区的离子注入分为两步离子注入进行，所述两步离子注入的注入离子分别为含硼元素离子与III族元素离子。

可选的，所述III族元素离子为铟离子。

可选的，所述两步离子注入的注入深度均与仅采用含硼元素离子的注入深度相同。

可选的，所述尖峰退火处理的峰值温度为1000至1100摄氏度。

本发明还提供了一种PMOS晶体管，包括：形成有N型掺杂阱区的半导体衬底，所述半导体衬底上形成有栅极结构，所述N型掺杂阱区中，栅极结构两侧形成有轻掺杂源区与轻掺杂漏区，其特征在于，所述轻掺杂源区与轻掺杂漏区的掺杂离子的总的扩散速度低于硼离子。

可选的，所述轻掺杂源区与轻掺杂漏区的掺杂离子为含硼元素离子与III族元素离子的混合离子。

可选的，所述III族元素离子为铟离子。

与现有技术相比，本发明具有以下优点：

1.在制作超浅结的工艺中，采用总的扩散速度低于硼离子的离子进行离子注入，在后续尖峰退火处理时，所述注入离子向半导体衬底中继续扩散的深度较小，超浅结的结深变化较小；由此，所述工艺可以减小因尖峰退火处理温度差异引起的结深差异。

2.采用含硼元素离子与铟离子两步离子注入而不单独采用铟离子进行离子注入，可以在减小结深差异的基础上，避免由于过多铟离子注入而引起半导体衬底晶格的过度损伤；所述过度的半导体衬底晶格损伤在后续尖峰退火处理中不易恢复。

附图说明

图1是本发明一个实施例超浅结制作方法的流程示意图。

图2是本发明另一实施例的PMOS晶体管制作方法的流程示意图。

图3至图5是本发明另一实施例的PMOS晶体管制作方法的剖面结构示意图。

图6是本发明另一实施例制作的PMOS晶体管性能模拟结果示意图。

具体实施方式

发明人发现，半导体衬底中掺杂的硼离子对于退火温度特别敏感，在不同退火温度下，硼离子在半导体衬底中的扩散深度显著不同；而对应于尖峰退火处理，由于半导体衬底中不同芯片单元的峰值温度不完全相同，因此，所述不同芯片单元中硼离子继续扩散的深度存在差异，进一步的，对于P型掺杂超浅结，所述P型掺杂超浅结的结深存在差异。针对上述问题，在形成P型掺杂超浅结的工艺中，发明人采用总的扩散速度低于硼离子的离子对半导体衬底进行掺杂，所述总的扩散速度低于硼离子的离子在后续的尖峰退火处理中继续扩散的深度较小，因此，同一半导体衬底上不同芯片单元的结深差异较小，提高了工艺的一致性与可控性。

图1是本发明一个实施例超浅结制作方法的流程示意图。如图1所示，应用本发明的方法，形成P型掺杂超浅结的步骤包括：执行步骤S102，提供半导体衬底；执行步骤S104，对所述半导体衬底进行离子注入，其中，所述注入离子的总的扩散速度低于硼离子，在具体实施例中，所述离子注入通过两步离子注入进行，所述两步离子注入的注入离子分别为含硼元素离子与III族元素离子，优选的实施例中，所述III族元素离子为铟离子；同时，在具体实施例中，所述两步离子注入的注入深度均与仅采用含硼元素离子的注入深度相同。

执行步骤S106，对所述半导体衬底进行尖峰退火处理，激活掺杂离子并恢复离子注入引起的半导体衬底晶格损伤。所述尖峰退火的主要过程包括：首先将所述半导体衬底加热到一定温度，当所述温度稳定一段时间后，再快速升温，到达峰值温度后立即降温。所述尖峰退火处理的关键参数在于温度曲线的峰值温度、峰值温度的驻留时间以及温度发散度(即退火温度保持在峰值温度附近区域的时间)。通常的，尖峰退火要求具备较高的升温和降温速度、较小的峰值温度驻留时间和较小的温度发散度，以减少半导体衬底受热量即热预算。但是，在所述尖峰退火过程中，半导体衬底不同芯片单元的温度均匀性较难控制，很难保证半导体衬底的中心位置的芯片单元与边缘位置上芯片单元的温度曲线完全一致，整个半导体衬底受热存在差异。如果一个芯片单元在峰值温度的驻留时间过长，注入离子的扩散会非常显著，从而引发结深变化较大，而另一芯片单元在峰值温度驻留时间较短或者未到达峰值温度即开始降温，那么注入离子的扩散较小，结深变化相对也较小。在具体实施例中，所述尖峰退火处理的峰值温度为1000至1100摄氏度。

为解决步骤S106中所述的注入离子扩散问题，在步骤S104所述的离子注入时，采用总的扩散速度低于硼离子的注入离子，在尖峰退火处理时，所述注入离子在半导体衬底中继续扩散的深度较小，半导体衬底不同芯片单元中超浅结的结深差异也相对较小。

本发明所述P型掺杂超浅结制作工艺可以用于PMOS晶体管的制作，特别用于所述PMOS晶体管的轻掺杂源区或轻掺杂漏区制作，还可以为其他超浅结的制作，如双极型晶体管的基区制作，下面以PMOS晶体管的轻掺杂源区与轻掺杂漏区为例加以说明。

图2是本发明另一实施例的PMOS晶体管制作方法的流程示意图，包括：执行步骤S202，提供半导体衬底，所述半导体衬底中形成有N型掺杂的阱区；执行步骤S204，在所述半导体衬底上形成栅极结构；执行步骤S206，离子注入，在所述阱区形成轻掺杂源区与轻掺杂漏区，其中，所述注入离子的总的扩散速度低于硼离子；执行步骤S208，在所述半导体衬底上形成栅极结构的侧壁介电层；执行步骤S210，离子注入，形成重掺杂源区与重掺杂漏区；执行步骤S212，对所述半导体衬底进行尖峰退火处理。

图3至图5是本发明实施例PMOS晶体管制作方法的剖面结构示意图。

如图3所示，在半导体衬底301上形成阱区303，并在所述阱区303上形成第一介电层305，所述半导体衬底301为硅或其他半导体材料，所述阱区303为N型掺杂，所述第一介电层305包括但不限于热氧化形成的氧化硅；接着，在所述第一介电层305上形成多晶硅层；将所述多晶硅层图形化以形成栅电极307，所述栅电极307以及栅电极307下方的第一介电层305共同构成栅极结构。

如图4所示，对所述半导体衬底301进行离子注入，在阱区303中形成轻掺杂源区309与轻掺杂漏区311，所述注入离子的总的扩散速度低于硼离子；在具体实施例中，所述离子注入通过两步离子注入进行，所述两步离子注入的注入离子分别为含硼元素离子与III族元素离子，优选的实施例中，所述含硼元素离子为氟化亚硼离子，所述III族元素离子为铟离子；同时，所述两步离子注入的注入深度均与仅采用含硼元素离子的注入深度相同。在具体实施例中，含硼元素离子注入能量为1至10keV，铟离子的注入能量为1至10keV，含硼元素离子的注入剂量为2.0至8.0E+14/cm²，铟离子与含硼元素离子的注入剂量配比为0.25至1；优选的实施例中，含硼元素离子注入能量为2.5keV，铟离子的注入能量为2keV，含硼元素离子的注入剂量为4.0E+14/cm²，铟离子的注入剂量为4.0E+14/cm²。

如图5所示，在所述半导体衬底301上形成第二介电层，刻蚀所述第二介电层，形成侧壁介电层313，所述侧壁介电层313可以采用氧化硅、氮化硅、氮氧化硅或三者的组合材料；之后，离子注入形成重掺杂源区315和重掺杂漏区317，在具体实施例中，所述重掺杂源区与重掺杂漏区的注入离子为硼离子、氟化亚硼离子或其他P型离子；接着，对所述半导体衬底301进行尖峰退火处理以激活掺杂离子并恢复晶格损伤，在具体实施例中，所述尖峰退火处理的峰值温度为1000至1100摄氏度。在尖峰退火处理时，轻掺杂源区与轻掺杂漏区的注入离子在阱区303中继续扩散的深度较小，减小了半导体衬底301不同芯片单元受热量差异对结深的影响，使得整个半导体衬底301不同芯片单元中PMOS晶体管的轻掺杂源区309和轻掺杂漏区311结深的一致性较好。

上述形成PMOS晶体管中轻掺杂源区与轻掺杂漏区的步骤即为形成超浅结的具体实施例，图3至图5即为本发明形成PMOS晶体管的实施例。基于上述工艺实施后，形成本发明实施例的PMOS晶体管，包括：半导体衬底301，所述半导体衬底301中的阱区303，所述阱区303上的第一介电层305、栅电极307、侧壁介电层313，以及所述阱区303中栅电极307两侧的轻掺杂源区309、轻掺杂漏区311、重掺杂源区315以及重掺杂漏区317，其中，所述轻掺杂源区309与轻掺杂漏区311中掺杂离子的总的扩散速度低于硼离子。

对于金属氧化物半导体(MOS)晶体管而言，轻掺杂源区与轻掺杂漏区对于所述MOS晶体管的器件性能有重要影响。所述轻掺杂源区与轻掺杂漏区之间的距离决定了MOS晶体管的有效沟道长度。如果掺杂离子在尖峰退火过程中发生过度的横向扩散，必然导致轻掺杂源区与轻掺杂漏区扩大，从而导致MOS晶体管的有效沟道长度减小，而有效沟道长度是决定MOS晶体管阈值电压和饱和源漏电流的重要因素。

本发明具体实施例通过分别改变注入离子的配比以及尖峰退火的峰值温度，比较了不同MOS晶体管器件性能对于尖峰退火峰值温度偏差的容忍情况。

如说明书第8页所示的表格，形成轻掺杂源区与轻掺杂漏区时两次离子注入离子的配比不同，所述PMOS晶体管性能对于不同尖峰退火峰值温度的容忍度存在差异。在具体实施例中，形成所述轻掺杂源区与轻掺杂漏区两次注入的离子分别为氟化亚硼离子和铟离子；同时，模拟中还选取轻掺杂源区与轻

其中，氟化亚硼注入能量2.5keV；铟注入能量2keV

掺杂漏区的注入离子仅为氟化亚硼离子的第一PMOS晶体管作为对比，对于所述第一PMOS晶体管，氟化亚硼离子注入剂量为8.0E+14/cm²，其中，氟化亚硼离子的注入能量为2.5keV，铟离子的注入能量为2keV。对于本发明的具体实施例，离子注入条件分别为：第二PMOS晶体管，氟化亚硼离子注入剂量为6.0E+14/cm²，铟离子注入剂量为2.0E+14/cm²；第三PMOS晶体管：氟化亚硼离子注入剂量为4.0E+14/cm²，铟离子注入剂量为2.0E+14/cm²；第四PMOS晶体管：氟化亚硼离子注入剂量为4.0E+14/cm²，铟离子注入剂量为4.0E+14/cm²；其中，氟化亚硼离子的注入能量均为2.5keV，铟离子的注入能量均为2keV。对于第一PMOS晶体管，尖峰退火峰值温度为1070摄氏度时，有效沟道长度为0.0350微米，饱和源漏电流为2.55E-4安培/微米；而尖峰退火峰值温度为1090摄氏度时，有效沟道长度为0.0288微米，饱和源漏电流为3.57E-4安培/微米；在所述不同的尖峰退火峰值温度下，有效沟道长度的差异为6.16E-3微米，饱和源漏电流的差异为1.02E-4安培/微米。相应的，对于第二PMOS晶体管，在所述不同的尖峰退火峰值温度下，有效沟道长度的差异为5.52E-3微米，饱和源漏电流的差异为9.00E-5安培/微米；对于第三PMOS晶体管，在所述不同的尖峰退火峰值温度下，有效沟道长度的差异为4.94E-3微米，饱和源漏电流的差异为7.33E-5安培/微米；对于第四PMOS晶体管，在所述不同的尖峰退火峰值温度下，有效沟道长度的差异为4.74E-3微米，饱和源漏电流的差异为7.43E-5安培/微米。可以看出，采用两步离子注入氟化亚硼离子与铟离子形成轻掺杂源区与轻掺杂漏区的PMOS晶体管的有效沟道长度和饱和源漏电流随尖峰退火峰值温度的变化差异均小于采用氟化亚硼作为轻掺杂源区与轻掺杂漏区的第一PMOS晶体管的变化差异，而且，铟离子的比例越高，所述差异越小。但考虑到铟离子会加重对半导体衬底的晶格损伤，因此，在具体实施例中，氟化亚硼离子的注入剂量为2.0至8.0E14/cm²，铟离子与氟化亚硼离子的注入剂量配比为0.25至1；氟化亚硼注入能量为1至10keV，铟的注入能量为1至10keV；优选的实施例中，氟化亚硼离子的注入剂量为4.0E14/cm²，铟离子的注入剂量为4.0E14/cm²，氟化亚硼离子注入能量为2.5keV，铟离子的注入能量为2keV。

图6是本发明实施例制作的PMOS晶体管性能模拟结果示意图。如图6所示，曲线401为依据尖峰退火峰值温度的不同，采用氟化亚硼离子(注入剂量为8.0E+14/cm²)作为轻掺杂源区与轻掺杂漏区注入离子的PMOS晶体管的饱和源漏电流的变化曲线；曲线402为依据尖峰退火峰值温度的不同，采用两步离子注入氟化亚硼离子(注入剂量为4.0E+14/cm²)与铟离子(注入剂量为4.0E+14/cm²)形成轻掺杂源区与轻掺杂漏区的PMOS晶体管的饱和源漏电流的变化曲线；曲线403为依据尖峰退火峰值温度的不同，采用氟化亚硼离子(注入剂量为8.0E+14/cm²)作为轻掺杂区注入离子的PMOS晶体管的有效沟道长度的变化曲线；曲线404为依据尖峰退火峰值温度的不同，采用两步离子注入氟化亚硼离子(注入剂量为4.0E+14/cm²)与铟离子(注入剂量为4.0E+14/cm²)形成轻掺杂源区与轻掺杂漏区的PMOS晶体管的有效沟道长度的变化曲线。可以看出，所述变化曲线402指示的饱和源漏电流差异小于所述变化曲线401指示的饱和源漏电流差异；所述变化曲线404的有效沟道长度差异也小于所述变化曲线403指示的有效沟道长度差异。

如上述模拟结果所示，添加扩散速度较慢的铟离子作为所述轻掺杂区的注入离子可以有效提高所述PMOS晶体管对于尖峰退火峰值温度的容忍度，从整个半导体衬底来看，所述注入离子可以提高整个半导体衬底不同芯片单元的PMOS晶体管性能的一致性，从而提高产品良率。

应该理解，上述的具体实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。