缓冲驱动电路、缓冲器及其性能提高方法

摘要

本发明提供了一种提升一缓冲器的反应速度与工作寿命的方法包含侦测该缓冲器的一输入信号的一边缘、根据所侦测的该输入信号的该边缘，触发一预定时间长度的一脉冲信号，以及根据该脉冲信号与该输入信号，驱动该缓冲器以产生一输出信号。

说明书

技术领域

本发明有关一种缓冲器，更明确地说，有关一种提高反应速度与电路元件工作寿命的缓冲器、缓冲驱动电路及其性能提高方法。

背景技术

于一般缓冲器的设计中，其反应速度皆受限于缓冲器中的电路元件的偏压。也就是说，若将缓冲器的偏压提高，便能加快缓冲器的反应速度。然而，此一作法将会使得缓冲器的工作寿命减短，而造成使用者的不便。

发明内容

本发明提供一种提升缓冲电路的反应速度与工作寿命的缓冲驱动电路。该缓冲电路包含一传输电晶体与一分压电晶体。该传输电晶体耦接于一第一电压源与该分压电晶体之间。该分压电晶体耦接于该传输电晶体与该缓冲电路的一输出端之间，其中该第一电压源提供一第一电压，该缓冲电路用来缓冲一输入信号，并据以于该缓冲电路的该输出端产生一输出信号。该缓冲驱动电路包含一移位电路，用来将该输入信号的电压移位，以产生一移位信号；其中当该输入信号的电位为一第一预定电位时，该移位信号为一第一电压、当该输入信号的电位为一第二预定电位时，该移位信号为该第二电压；一脉冲产生器，用来于该输入信号转态时，产生一预定时间长度的脉冲信号；以及一偏压电路，包含一第一反相器，包含一输入端，耦接于该移位电路，用来接收该移位信号；一输出端，耦接于该传输电晶体的一控制端，用来输出一传输驱动信号以控制该传输电晶体；一第一电源端，耦接于该第一电压源，用来接收该第一电压；以及一第二电源端；以及一第二反相器，包含一输入端，耦接于该脉冲产生器，用来接收该脉冲信号；一输出端，耦接于该分压电晶体的一控制端与该第一反相器的该第二电源端，用来输出一分压驱动信号；一第一电源端，耦接于一第二电压源，用来接收该第二电压；以及一第二电源端，耦接于一第三电压源，用来接收一第三电压；其中该传输驱动信号的振幅介于该第一电压与该分压驱动信号之间；其中该分压驱动信号的振幅介于该第二电压与该第三电压之间。

本发明另提供一种高反应速度与长工作寿命的缓冲器，用来对一输入信号进行缓冲，以产生一输出信号。该缓冲器包含一缓冲电路，包含一P型缓冲电路，包含一P型传输电晶体，包含一第一端，耦接于一第一电压源，用来接收一第一电压；一第二端；以及一控制端，用来接收一P型传输驱动信号；以及一P型分压电晶体，包含一第一端，耦接于该P型传输电晶体的该第二端；一第二端，耦接于该缓冲器的一输出端，用来产生该输出信号；以及一控制端，用来接收一P型分压驱动信号；以及一N型缓冲电路，包含一N型传输电晶体，包含一第一端，耦接于一第二电压源，用来接收一第二电压；一第二端；以及一控制端，用来接收一N型传输驱动信号；以及一N型分压电晶体，包含一第一端，耦接于该N型传输电晶体的该第二端；一第二端，耦接于该缓冲器的该输出端，用来产生该输出信号；以及一控制端，用来接收一N型分压驱动信号；以及一缓冲驱动电路，包含一P型缓冲驱动电路，包含一P型移位电路，用来将该输入信号的电压移位，以产生一P型移位信号；其中当该输入信号的电位为一第一预定电位时，该P型移位信号为该第一电压、当该输入信号的电位为一第二预定电位时，该P型移位信号为一第三电压；一P型脉冲产生器，用来根据该输入信号的上升缘，产生一第一预定时间长度的P型脉冲信号；以及一P型偏压电路，包含一第一反相器，包含一输入端，耦接于该P型移位电路，用来接收该P型移位信号；一输出端，耦接于该P型传输电晶体的该控制端，用来输出该P型传输驱动信号；一第一电源端，耦接于该第一电压源，用来接收该第一电压；以及一第二电源端；以及一第二反相器，包含一输入端，耦接于该P型脉冲产生器，用来接收该P型脉冲信号；一输出端，耦接于该P型分压电晶体的该控制端与该第一反相器的该第二电源端，用来输出该P型分压驱动信号；一第一电源端，耦接于一第二电压源，用来接收该第二电压；以及一第二电源端，耦接于一第三电压源，用来接收该第三电压；以及一N型缓冲驱动电路，包含一N型移位电路，用来将该输入信号的电压移位，以产生一N型移位信号；其中当该输入信号的电位为一第一预定电位时，该移位信号为一第四电压、当该输入信号的电位为一第二预定电位时，该移位信号为该第二电压；一N型脉冲产生器，用来根据该输入信号的下降缘，产生一第二预定时间长度的N型脉冲信号；以及一N型偏压电路，包含一第三反相器，包含一输入端，耦接于该N型移位电路，用来接收该N型移位信号；一输出端，耦接于该N型传输电晶体的该控制端，用来输出该N型传输驱动信号；一第一电源端，耦接于该第二电压源，用来接收该第二电压；以及一第二电源端；以及一第四反相器，包含一输入端，耦接于该N型脉冲产生器，用来接收该N型脉冲信号；一输出端，耦接于该N型分压电晶体的该控制端与该第三反相器的该第二电源端，用来输出该N型分压驱动信号；一第一电源端，耦接于一第一电压源，用来接收该第一电压；以及一第二电源端，耦接于一第四电压源，用来接收该第四电压；其中该P型传输驱动信号的振幅介于该第一电压与该P型分压驱动信号之间；其中该P型分压驱动信号的振幅介于该第二电压与该第三电压之间；其中该N型传输驱动信号的振幅介于该第二电压与该N型分压驱动信号之间；其中该N型分压驱动信号的振幅介于该第一电压与该第四电压之间。

本发明另提供一种提升一缓冲器的反应速度与工作寿命的方法。该方法包含侦测该缓冲器的一输入信号的一边缘；根据所侦测的该输入信号的该边缘，触发一预定时间长度的一脉冲信号；以及根据该脉冲信号与该输入信号，驱动该缓冲器以产生一输出信号。

本发明另提供一种缓冲器，对一输入信号进行缓冲以于一输出端产生一输出信号。该缓冲器包含一缓冲驱动电路，接收该输入信号以产生一分压驱动信号与一传输驱动信号；一传输电晶体接收该传输驱动信号，并耦接于一第一电压源；以及一分压电晶体接收该分压驱动信号，并耦接于该传输电晶体与该输出端之间；其中当该输入信号为一第一位准电压时，该传输驱动信号于一第一预定时间内为一第一预设电压值，该传输驱动信号于非该第一预定时间内为一第二预设电压值。

附图说明

图1是说明本发明的高反应速度与长工作寿命的缓冲器的示意图；

图2是说明本发明的缓冲器中各信号的关系的时序图。

附图标记说明：1000-缓冲器；1100-缓冲电路；1110-P型缓冲电路；1120-N型缓冲电路；1200-缓冲驱动电路；1210-P型缓冲驱动电路；1220-N型缓冲驱动电路；1211-P型移位电路；1212-P型脉冲产生器；1213-P型偏压电路；1221-N型移位电路；1222-N型脉冲产生器；1223-N型偏压电路；Q_P、Q_N-传输电晶体；Q_PS、Q_NS-分压电晶体；INV₁～INV₄-反相器；V_DD、V_BN、V_BP、V_SS-电压源；V_PS、V_NS-移位信号；V_PP、V_NP-脉冲信号；V_PGD、V_NGD-传输闸极驱动信号；V_PSGD、V_NSGD-分压闸极驱动信号；C_OUT-电容；V_IN-输入信号；V_OUT-输出信号。

具体实施方式

请参考图1，图1为说明本发明的高反应速度与长工作寿命的缓冲器1000的示意图。如第1图所示，缓冲器1000包含一缓冲电路1100与一缓冲驱动电路1200。缓冲器1000用来将一输入信号V_IN进行缓冲，以输出一输出信号V_OUT。由于输入信号V_IN的低电位与高电位可根据使用者需求而改变，因此于本发明中，输入信号V_IN仅以逻辑0、1来分别表示低电压准位与高电压准位。而输出信号V_OUT的高电压准位即为V_DD(电压源V_DD所提供的电压)、低电压准位即为V_SS(电压源V_SS所提供的电压)。此外，电压源V_SS可为一地端，缓冲器1000的输出端耦接一电容C_OUT，电容C_OUT耦接于缓冲器1000的输出端O与电压源V_SS之间。

缓冲电路1100包含P型缓冲电路1110与N型缓冲电路1120。P型缓冲电路1110包含P型传输电晶体Q_P与P型分压(voltage sharing)电晶体Q_PS。N型缓冲电路1120包含N型传输电晶体Q_N与N型分压电晶体Q_NS。传输电晶体Q_P与Q_N用来分别接收经过驱动后的输入信号，以据以产生输出信号V_OUT。分压电晶体Q_PS与Q_NS分别用来减低跨于传输电晶体Q_P与Q_N上的跨压，以延长传输电晶体Q_P与Q_N的工作寿命。传输电晶体Q_P耦接于电压源V_DD；传输电晶体Q_N耦接于电压源V_SS。当电压源V_DD升高或电压源V_SS降低以提升缓冲器1000的反应速度时，则传输电晶体Q_P与Q_N所承受的跨压亦会升高而降低工作寿命。因此，分压电晶体Q_PS与Q_NS便分别用来分担跨于传输电晶体Q_P与Q_N的跨压，以延长传输电晶体Q_P与Q_N的工作寿命。而为了能够让传输电晶体Q_P与Q_N操作于正常范围，分压电晶体Q_PS与Q_NS需被适度地偏压。因此，在缓冲驱动电路1200中，需有二电压源V_BP与V_BN(分别提供电压V_BP与V_BN)，以适度地对分压电晶体Q_PS与Q_NS偏压。此外，电晶体Q_P与Q_PS可为P通道金氧半导体(P channel Metal Oxide Semiconductor，PMOS)电晶体；电晶体Q_N与Q_NS可为N通道金氧半导体(N channel Metal Oxide Semiconductor，NMOS)电晶体。

缓冲驱动电路1200包含P型缓冲驱动电路1210与N型缓冲驱动电路1220，分别用来驱动P型缓冲电路1110与N型缓冲电路1120。P型缓冲驱动电路1210包含P型移位电路(level shifter)1211、P型脉冲产生器1212，以及P型偏压电路1213。N型缓冲驱动电路1220包含N型移位电路1221、N型脉冲产生器1222，以及N型偏压电路1223。

于本实施例中，P型移位电路1211将输入信号V_IN的电压移位以输出P型移位信号V_PS：当输入信号V_IN为逻辑0时，移位信号V_PS的电压准位为电压V_BP(由电压源V_BP提供，其电压准位可介于电压V_DD与V_SS之间)；当输入信号V_IN为逻辑1时，移位信号V_PS的电压准位为电压V_DD(由电压源V_DD提供)。

P型脉冲产生器1212根据输入信号V_IN的转态产生P型脉冲信号V_PP：当输入信号V_IN由逻辑0转成逻辑1时，意即输入信号V_IN的上升缘(rising edge)，P型脉冲产生器会触发P型脉冲信号V_PP(边缘触发)。P型脉冲信号V_PP的高电压准位为电压V_BP、低电压准位为V_SS；P型脉冲信号V_PP的时间长度为一预定时间长度TP，且P型脉冲信号为一上升脉冲信号。

P型偏压电路1213包含反相器INV₁与INV₂。反相器INV₁主要是用来转换P型移位信号V_PS为P型传输闸极驱动信号V_PGD，以驱动传输电晶体Q_P。反相器INV₂主要是用来转换脉冲信号V_PP为P型分压闸极驱动信号V_PSGD，以对分压电晶体Q_PS偏压。

更明确地说，反相器INV₁的输入端用来接收P型移位信号V_PS；反相器INV₁的输出端耦接于传输电晶体Q_P的控制端(闸极)，用来输出P型传输闸极驱动信号V_PGD，以控制传输电晶体Q_P。此外，反相器INV₁的电源端耦接于电压源V_DD与反相器INV₂的输出端，因此虽然传输闸极驱动信号V_PGD为P型移位信号V_PS的反相，然而传输闸极驱动信号V_PGD的振幅被限制于电压源V_DD与反相器INV₂所输出信号的电压准位之间。

反相器INV₂的输入端用来接收P型脉冲信号V_PP，并据以反相，以输出分压闸极驱动信号V_PSGD。反相器INV₂的电源端耦接于电压源V_BP与V_SS，因此分压闸极驱动信号V_PSGD的振幅被限制于电压V_BP与V_SS之间。因此，当分压闸极驱动信号V_PSGD的电压准位为电压V_BP时，传输闸极驱动信号V_PGD的振幅介于电压V_DD与V_BP之间；当分压闸极驱动信号V_PSGD的电压准位为电压V_SS时，传输闸极驱动信号V_PGD的振幅介于电压V_DD与V_SS之间。

因此，在P型缓冲驱动电路1210中，透过P型脉冲产生器所产生的P型脉冲信号V_PP，可以在输入信号V_IN转态时(上升缘)，将传输电晶体Q_P所接收的传输闸极驱动信号V_PGD拉的更低(低于电压V_BP)，以使得传输电晶体Q_P能够开的更彻底，通过更大的电流，而使得对电容V_OUT充电的速度加快，进而使得缓冲器1000的反应速度加快。

N型移位电路1221将输入信号V_IN的电压移位以输出N型移位信号V_NS：当输入信号V_IN为逻辑1时，移位信号V_NS的电压准位为电压V_BN(由电压源V_BN提供，其电压准位介于电压V_DD与V_SS之间)；当输入信号V_IN为逻辑0时，移位信号V_NS的电压准位为电压V_SS(由电压源V_SS提供)。

N型脉冲产生器1222根据输入信号V_IN的转态产生N型脉冲信号V_NP：当输入信号V_IN由逻辑1转成逻辑0时，意即输入信号V_IN的下降缘(falling edge)，N型脉冲产生器会触发N型脉冲信号V_NP(边缘触发)。N型脉冲信号V_NP的高电压准位为电压V_DD、低电压准位为V_BN；N型脉冲信号V_NP的时间长度同样为预定时间长度TP，且N型脉冲信号V_NP为一下降脉冲信号。

N型偏压电路1223包含反相器INV₃与INV₄。反相器INV₃主要是用来转换N型移位信号V_NS为N型传输闸极驱动信号V_NGD，以驱动传输电晶体Q_N。反相器INV₄主要是用来转换脉冲信号V_NP为N型分压闸极驱动信号V_NSGD，以对分压电晶体Q_NS偏压。

更明确地说，反相器INV₃的输入端用来接收N型移位信号V_NS；反相器INV3的输出端耦接于传输电晶体Q_N的控制端(闸极)，用来输出N型传输闸极驱动信号V_NGD，以控制传输电晶体Q_N。此外，反相器INV₃的电源端耦接于电压源V_SS与反相器INV₄的输出端，因此虽然传输闸极驱动信号V_NGD为N型移位信号V_NS的反相，然而传输闸极驱动信号V_NGD的振幅被限制于电压源V_SS与反相器INV₄所输出信号的电压准位之间。

反相器INV₄的输入端用来接收N型脉冲信号V_NP，并据以反相，以输出分压闸极驱动信号V_NSGD。反相器INV₄的电源端耦接于电压源V_DD与V_BN，因此分压闸极驱动信号V_NSGD的振幅被限制于电压V_DD与V_BN之间。因此，当分压闸极驱动信号V_NSGD的电压准位为电压V_BN时，传输闸极驱动信号V_NGD的振幅介于电压V_BN与V_SS之间；当分压闸极驱动信号V_NSGD的电压准位为电压V_DD时，传输闸极驱动信号V_NGD的振幅介于电压V_DD与V_SS之间。

因此，在N型缓冲驱动电路1220中，通过N型脉冲产生器所产生的N型脉冲信号V_NP，可以在输入信号V_IN转态时(下降缘)，将传输电晶体Q_N所接收的传输闸极驱动信号V_NGD拉的更高(高于电压V_BN)，以使得传输电晶体Q_N能够开的更彻底，通过更大的电流，而使得对电容V_OUT放电的速度加快，进而使得缓冲器1000的反应速度加快。

根据前述对于本发明的缓冲器中的缓冲驱动电路可知，本发明的缓冲驱动电路的精神在于在输入信号转态时，产生脉冲信号，以加强对缓冲电路的控制信号的电压幅度，进而提升本发明的缓冲器的反应速度。

此外，P型脉冲信号V_PP与N型脉冲信号V_NP的时间长度TP为可调整。若使用者欲加快本发明的缓冲器的反应速度，则时间长度TP可以拉长；反之，若使用者欲延长本发明的缓冲器中的电路元件的工作寿命，则时间长度TP可以减短，以上情况皆端看使用者需求而可调整。换句话说，本发明所提供的缓冲器，对于使用者来说，能够更具有弹性，以方便使用者设计。此外，虽然于前述实施例中，P型脉冲信号V_PP与N型脉冲信号V_NP的脉冲宽度皆为TP，然实际应用上上述二者的脉冲宽度可为不同，端看使用者的需求来设计。举例来说，若缓冲电路中的PMOS电晶体与NMOS电晶体的通道长宽比(aspect ratio)非为匹配，则可能需要适度地调整P型脉冲信号V_PP与N型脉冲信号V_NP的脉冲宽度，来使得输出信号V_OUT的上升速度与下降速度能够一致。

值得一提的是，本发明的缓冲器的缓冲驱动电路所应用的范围，与输入信号V_IN转态的频率有关。更明确地说，若输入信号V_IN转态的频率太高，意即输入信号VIN处于逻辑0或1的时间长度可能会低于脉冲信号V_PP与V_NP的时间长度TP，而会造成本发明的缓冲器的误动作。因此，本发明中脉冲信号，其脉冲宽度受限于输入信号V_IN处于逻辑0或1的最短时间。然而，在一般的数字电路的实际应用中，输入信号V_IN处于逻辑0或1的最短时间皆为已知，因此可根据所得知的最短时间，来设计脉冲信号的时间长度。举例来说，于数位电路设计中，输入信号VIN处于逻辑0或1的最短时间为一个固定周期，因此只要脉冲信号的时间长度不大于该固定周期，则本发明的缓冲器便能正常运作。

请参考图2，图2为说明本发明的缓冲器中各信号的关系的时序图。如图2所示，当输入信号V_IN从逻辑0转换至逻辑1的瞬间(上升缘)，会触发P型脉冲产生器1212产生历时TP且电位从电压V_SS提升至电压V_BP的脉冲(信号V_PP部分)，此一脉冲会使得分压闸极驱动信号V_PSGD从电压V_BP下降至电压V_SS，亦同时让传输闸极驱动信号V_PGD能下降至电压V_SS，而将传输电晶体Q_P导通更彻底，以让更多电流从电压源V_DD，经由分压电晶体Q_PS，流至缓冲器1000的输出端O，来对电容充电并加快充电的速度。举例来说，从图2的输出信号V_OUT中可看出，由于P型脉冲信号V_PP的关系，输出信号V_OUT的第一个上升缘的上升速度会高于一般缓冲器的输出信号的上升速度(虚线部分)。当输入信号VIN从逻辑1转换至逻辑0的瞬间(下降缘)，会触发N型脉冲产生器1222产生历时TP且电位从电压V_DD下降至电压V_BN的脉冲(信号V_NP部分)，此一脉冲会使得分压闸极驱动信号V_NSGD从电压V_BN上升至电压V_DD，亦同时让传输闸极驱动信号V_NGD能上升至电压V_DD，而将传输电晶体Q_N导通更彻底，以让更多电流从电压源V_SS，经由分压电晶体Q_NS，汲取至缓冲器1000的输出端O，来对电容放电并加快放电的速度。举例来说，从图2的输出信号V_OUT中可看出，由于N型脉冲信号V_NP的关系，输出信号V_OUT的第一个下降缘的下降速度会高于一般缓冲器的输出信号的下降速度(虚线部分)。

综上所述，本发明所提供的缓冲驱动电路，能够让缓冲器具有较快的反应速度或较长的工作寿命。换句话说，利用本发明的缓冲驱动电路所提供的脉冲信号，可以加速缓冲器的速度或者延长缓冲器的工作寿命。若使用者欲加快缓冲器的反应速度，则脉冲信号的宽度可以拉长；反之，若使用者欲延长缓冲器中的电路元件的工作寿命，则脉冲信号的宽度可以减短，以上情况皆端看使用者需求而可调整。换句话说，本发明所提供的缓冲驱动电路与缓冲器，对于使用者来说，能够更具有弹性，以方便使用者设计，提供更大的便利性。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。