包括具有位线肩部侵蚀保护的隐埋栅电极的半导体器件及形成这样的半导体器件的方法

摘要

本发明涉及包括具有位线肩部侵蚀保护的隐埋栅电极的半导体器件及形成此半导体器件的方法。半导体器件包括半导体衬底，该半导体衬底包括限定半导体衬底的有源区域的隔离体；多个隐埋栅电极，该多个隐埋栅电极在半导体器件的有源区域的上表面的下方延伸；多条位线，该多条位线沿着第一方向在半导体衬底上延伸；多个绝缘图案，该多个绝缘图案沿着与第一方向相交的第二方向在半导体衬底上延伸；以及多个覆盖图案，该多个覆盖图案在位线上方延伸，其中绝缘图案和覆盖图案都包括绝缘材料并且绝缘图案和覆盖图案中的相应的图案的至少一部分相互直接接触。

说明书

技术领域

实施例涉及埋沟阵列晶体管(BCAT)器件和形成BCAT器件的方法。更加具体地，实施例涉及下述BCAT存储器器件，其相对于传统器件，保护单元位线不受肩部侵蚀，已经改进了短裕量(margin)，并且/或者已经减少负载电容(loading capacitance)。

背景技术

随着半导体器件变得越来越集成，器件特性可能会受到损害。例如，例如晶体管的器件的阈值电压可能被降低。随着晶体管的沟道长度被缩短刷新特性可能也被降低。可以采用埋沟以帮助减轻例如此种问题。更加具体地，在例如包括BCAT的动态随机存取存储器(DRAM)的存储器器件中，位线的负载电容可能相对较高，存储节点的短裕量可能相对较小等等。因此，期待具有改进的特性的器件。

发明内容

因此实施例涉及半导体器件和制造半导体器件的方法，其基本上克服由于现有技术的缺点和限制导致的问题中的一个或者多个。

因此，本实施例的特征是提供包括BCAT和位线肩部侵蚀保护的半导体器件，例如，DRAM器件。

因此，本实施例的特征是提供一种半导体器件，例如，DRAM器件，其包括BCAT并且具有导电图案，例如，位线，所述导电图案被直接地布置在半导体衬底上并且/或者被直接地连接至半导体衬底的有源区域，例如，BCAT的源极/漏极。

因此，本实施例的另外的特征是提供一种半导体器件，例如，DRAM器件，其包括BCAT并且相对于传统的器件具有较低的位线负载电容。

因此，本实施例的特征是提供一种半导体器件，其包括BCAT并且相对于传统的器件具有较短的高度。

因此，本实施例的特征是提供形成半导体器件的方法，在所述半导体器件中改进了例如位线、隐埋的接触、存储节点之间的节点短裕量。

通过提供下述半导体器件可以实现上面和其它的特征和优点中的至少一个，该半导体器件包括半导体衬底，该半导体衬底包括限定半导体衬底的有源区域的隔离体；多个隐埋栅电极，该多个隐埋栅电极在半导体器件的有源区域的上表面的下方延伸；多条位线，该多条位线沿着第一方向在半导体衬底上延伸；多个绝缘图案，该多个绝缘图案沿着与第一方向相交的第二方向在半导体衬底上延伸；以及多个覆盖图案，该多个覆盖图案在位线上方延伸，其中绝缘图案和覆盖图案都包括绝缘材料并且绝缘图案和覆盖图案中的相应的图案的至少一部分相互直接接触。

多条位线中的每一个可以包括从各位线突出并且直接接触并且重叠半导体衬底的有源区域的相应的区域的导电图案。

半导体衬底的各有源区域中，导电图案中的每一个可以被布置在隐埋栅电极中的两个相邻的栅电极之间并且重叠相邻的隐埋栅电极的公共的源极/漏极区域。

位线可以被直接地布置在半导体衬底上。

覆盖图案可以在导电图案的上方延伸。

绝缘图案和覆盖图案可以沿着平行于半导体衬底的上表面的平面形成闭合绝缘路径。

半导体器件可以包括多个被布置在半导体器件上的导电焊盘。

导电焊盘可以被布置在覆盖图案和绝缘图案的相邻部分之间。

沿着在第一和第二方向延伸的平面，导电焊盘可以被覆盖图案和绝缘图案的各部分包围。

导电焊盘可以被直接地布置在半导体衬底的各源极/漏极区域上。

半导体器件可以包括导电焊盘中的每一个与绝缘图案和覆盖图案的相邻的各部分之间的间隔物。

导电焊盘的侧壁可以由各间隔物包围。

绝缘图案可以与隔离体的各部分重叠。

第一方向可以基本上和/或完全地垂直于第二方向。

覆盖图案和绝缘图案可以包括相同的一种或者更多绝缘材料。

覆盖图案和绝缘图案可以包括氮化硅。

绝缘图案和覆盖图案的上表面可以沿着同一平面延伸。

通过提供形成半导体器件的下述方法可以单独地实现上面和其它特征和优点中的至少一个，该方法包括在半导体衬底中形成隔离沟槽和隐埋栅沟槽，隔离沟槽限定半导体衬底的有源区域；形成在半导体器件的有源区域的上表面的下方延伸的多个隐埋栅电极；在半导体衬底上形成多条沿着第一方向延伸的位线；在半导体衬底上形成多个绝缘图案，绝缘图案沿着与第一方向相交的第二方向延伸；以及形成在位线的上方延伸的多个覆盖图案，其中绝缘图案和覆盖图案均包括绝缘材料并且绝缘图案和覆盖图案中的相应的图案的至少一部分相互直接接触。

在形成多个绝缘图案之后形成多个覆盖图案。

在形成多个绝缘图案之前形成多个覆盖图案。

形成多条位线可以包括形成从各位线突出并且直接接触并且重叠半导体衬底的有源区域中的相应的区域的导电图案。

所述方法可以包括在半导体衬底上形成多个导电焊盘，导电焊盘被电气地连接至半导体衬底的各源极/漏极区域。

所述方法可以包括沿着绝缘图案、位线、以及覆盖图案的侧壁形成间隔物。

通过提供下述系统可以单独地实现上面和其它的特征和优点中的至少一个，该系统包括控制器、和存储器器件，该存储器器件包括具有限定半导体衬底的有源区域的隔离体的半导体衬底；在半导体器件的有源区域的上表面的下方延伸的多个隐埋栅电极；沿着第一方向在半导体衬底上延伸的多条位线；沿着与第一方向相交的第二方向在半导体衬底上延伸的多个绝缘图案；以及在位线的上方延伸的多个覆盖图案，其中绝缘图案和覆盖图案均包括绝缘材料并且绝缘图案和覆盖图案中的相应的图案的至少一部分相互直接接触，其中控制器适合于在存储器器件中对数据编程以及从存储器器件中擦除数据。

存储器器件可以是DRAM闪存型存储器系统。

附图说明

通过参考附图详细地描述本发明的示例性实施例对本领域的技术人员来说实施例的以上和其它特点和优点将会变得更加明显，其中：

图1A、图1B以及图1C示出根据示例性实施例的包括BCAT结构的示例性DRAM器件的横截面图；

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A示出可由图1A、图1B、以及图1C的DRAM器件采用的有源区域和凹槽的示例性布局图；

图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、以及图10B分别示出沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A的线A-A’的在形成图1A、图1B、以及图1C的DRAM器件的示例性方法中的阶段中的中间结构的横截面图；

图2C、图3C、图4C、图5C、图6C、图7C、图8C、图9C、以及图10C分别示出沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A的线B-B’的在形成图1A、图1B、以及图1C的DRAM器件的示例性方法中的阶段中的中间结构的横截面图；

图11示出采用图1A、图1B、以及图1C的示例性DRAM器件的系统的示例性实施例的框图；以及

图12示出采用图1A、图1B、以及图1C的示例性DRAM器件的系统的另一个示例性实施例的框图。

具体实施方式

在韩国知识产权局于2008年12月9日提交的并且标题为“Semiconductor Device With Have Buried Gate Electrode StructureWithout Bitline Shoulder Attack And Method For Manufacturing TheSame”的韩国专利申请No.2008-0124434，在此通过引用整体并入。

现将在下文中参考其中示出示例性实施例的附图来更完全地描述本发明的一个或者多个方面的实施例。然而，可以以不同的形式来实现本发明的方面并且本发明的方面不应被解释为限于此处阐述的实施例。而是，这些实施例被提供使得该公开是彻底的和完整的，并且将会全面地将本发明的范围传达给本领域的技术人员。此外，可以省略对示例性实施例的全面理解不是必要的并且/或者众所周知的某些元件。例如，当描述晶体管栅极结构时，可以省略栅氧化物层的描述。

图1A、图1B以及图1C示出根据示例性实施例的包括BCAT结构的示例性DRAM器件10的横截面图。更加具体地，图1A示出沿着x-y平面的DRAM器件10的横截面图，图1B示出沿着图1A的线A-A’的DRAM器件10的横截面图，并且图1C示出沿着图1A的线B-B’的DRAM器件10的横截面图。此外，在图1C中，区域C对应于DRAM器件10的单元区域并且区域D对应于DRAM器件10的外围区域。

参考图1A、图1B以及图1C，DRAM器件10可以包括半导体衬底100、隔离体105、隐埋栅绝缘层120、栅电极125、栅极覆盖图案128、栅极绝缘层130、外围栅极电极135、外围覆盖图案138、外围间隔物140、蚀刻停止层145、第一绝缘图案150、第一导电图案155，例如，单元位线、第二导电图案160，例如，直接连接(DC)塞、覆盖图案165、第二绝缘图案170、间隔物175、导电焊盘，例如，电容器焊盘180、外围位线阻挡层185、外围位线导电图案190，例如，钨、钛、氮、以及/或者铜等等、第二蚀刻停止层193、电容器下电极200、电容器电介质205、以及电容器上电极210。

参考图1A、图1B以及图1C，覆盖图案165和第二绝缘图案170可以一起限定围绕有源区域103中的每一个的路径。更具体地，覆盖图案165和第二绝缘图案170可以一起限定沿着DRAM器件10的一平面(例如x-y平面)的闭合绝缘路径。

如图1A中所示，间隔物175可以进一步限定第二绝缘图案170和覆盖图案165的绝缘路径内的被隔离的部分。间隔物175可以沿着DRAM器件10的一平面(例如x-y平面)基本上包围电容器焊盘180中的每一个。可以沿着第二导电图案160和第一导电图案155中的一个或者多个相邻的图案，例如，位线中的相邻的位线、和/或第二绝缘图案170中的相邻的图案布置间隔物175。

更加具体地，参考图1A、图1B、以及图1C，可以将覆盖图案165和/或第二绝缘图案170布置为电气地隔离相互靠得比较近的导电图案。例如，可以将间隔物175、覆盖图案165和/或第二绝缘图案170布置为：使得第二导电图案160和第一导电图案155的相邻的图案、电容器焊盘180和第一导电图案155的相邻的部件等等，可以被电气地隔离并且可以保护第一导电图案155，例如，位线，不受到肩部侵蚀，可以减少例如第一导电图案155和电容器焊盘180之间的短路，并且/或者可以减少位线负载电容。结果，可以改进DRAM器件10的性能。

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A示出可由图1A、图1B以及图1C的DRAM器件采用的并且/或者在图1A、图1B以及图1C的DRAM器件10的形成期间的有源区域103和凹槽118的示例性布局图。图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、以及图10B分别示出沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A的线A-A，的形成图1A、图1B以及图1C的DRAM器件10的示例性方法中的阶段中的中间结构的横截面图。图2C、图3C、图4C、图5C、图6C、图7C、图8C、图9C、以及图10C分别示出沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、以及图10A的线B-B’的形成图1A、图1B以及图1C的DRAM器件10的示例性方法中的阶段中的中间结构的横截面图。

参考图2A、图2B以及图2C，可以对半导体衬底100进行构图以隔离其各部分。例如，例如，可以经由浅沟道隔离(STI)对半导体衬底100的上部分进行构图以形成隔离体105。STI可以包括：例如，在衬底100中形成沟槽；在沟槽中形成热氧化物层；在热氧化物层上形成氮化物层；使用例如化学气相沉积(CVD)和/或高密度等离子体(HDP)沉积填充沟槽；以及/或者经由化学机械抛光(CMP)平坦化获得的表面。隔离体105可以限定可以对应于有源区域103的岛型图案。

焊盘氧化物110可以被形成在半导体衬底100上。可以经由例如热氧化形成焊盘氧化物110，并且焊盘氧化物110具有大约50埃到大约150埃的厚度。

硬质掩膜层115可以形成在焊盘氧化物110上。硬质掩膜层115可以包括，例如，氮化硅。硬质掩膜层115可以具有不同于衬底100和/或焊盘氧化物110的蚀刻选择性。在某些实施例中，硬质掩膜层115可以具有多层结构。

可以对焊盘氧化物110和硬质掩膜层115进行构图，并且经构图的硬质掩膜层115可以用于在衬底100的有源区域103中形成凹槽118。更具体地，可以在单元区域C中对焊盘氧化物110和硬质掩膜层115进行构图。凹槽118可以对应于衬底100的其中可以稍后形成栅电极125的各部分。可以曲线化，例如圆化凹槽118的下表面，以便于增加其表面面积。

参考图3A、图3B、以及图3C，隐埋栅绝缘层120可以被形成在有源区域103上，并且更加具体地，在凹槽118中。隐埋栅绝缘层120可以包括，例如，氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)等等。在某些实施例中，隐埋栅绝缘层120可以包括具有例如下氧化物膜、氮化物膜以及上氧化物膜的多层结构。隐埋栅绝缘层120可以具有大约30埃到大约70埃的厚度。

栅电极125可以形成在各凹槽118内的隐埋栅绝缘层120上。栅电极125可以是BCAT结构从而栅电极125的至少一部分和/或所有位于半导体衬底100的上表面100a的下方。通过在位于半导体衬底100的上表面100a的下方部分地和/或完全地形成栅电极125，可以减少器件例如DRAM器件10的高度。在图3A、图3B以及图3C中示出的示例性实施例中，栅电极125被完全地隐埋在半导体衬底100的上表面100a的下方。栅电极125可以沿着y方向延伸以便于在沿着x方向延伸的有源区域103的上方交叉。栅电极125可以包括，例如，多晶硅、金属和/或金属化合物。例如，栅电极125可以包括掺杂有诸如氮化钛(TiNx)、氮化钨(WNx)、氮化钽(TaN)、氮化钛硅(TiSiN)、以及/或者氮化钨硅(WSiNx)等等的杂质的多晶硅。使用例如原子层沉积(ALD)工艺、CVD工艺等等可以形成栅电极125。

栅极覆盖图案128可以被形成在栅电极125上。栅极覆盖图案128可以包括，例如，SiN、氧化物等等。在沉积覆盖材料之后，可以进行回蚀刻工艺、CMP等等。

参考图4A、图4B、以及图4C，焊盘氧化物110和硬质掩膜层115可以被移除。可以使用例如湿法蚀刻工艺移除焊盘氧化物110和硬质掩膜115。

栅极绝缘层130可以形成在半导体衬底110上。在外围区域D中，外围栅极电极135、外围覆盖图案138、以及外围间隔物140可以形成在栅极绝缘层130上。栅极绝缘层130可以包括与隐埋栅绝缘层120相同或者相似的材料并且/或者可以使用与隐埋栅绝缘层120相同或者相似的工艺形成栅极绝缘层130。外围栅电极135可以包括与栅电极125相同或者相似的材料并且/或者可以使用与栅电极125相同或者相似的工艺形成外围栅电极135。外围间隔物140可以形成在外围栅电极135的侧壁上。外围间隔物140可以包括例如氧化硅、氮化硅等等的电介质材料。外围间隔物形成材料可以在被各向异性蚀刻以形成外围间隔物140之前统一地形成在外围覆盖图案138和外围栅电极125上。

然后源极/漏极杂质可以被掺杂在半导体衬底100的各部分中。更具体地，通过将源极/漏极杂质掺杂在单元区域C的各部分和/或半导体衬底100的外围区域D中可以形成源极/漏极区域132。

蚀刻停止层145可以形成在半导体衬底100上。更具体地，蚀刻停止层145可以形成在包括例如外围覆盖图案138和外围间隔物140的外围区域D和单元区域C上。蚀刻停止层133可以包括，例如，氮化物。可以使用例如氮化物CVD工艺形成蚀刻停止层133。蚀刻停止层133可以具有大约100埃到大约200埃的厚度。

第一绝缘图案150可以形成在蚀刻停止层145上。可以使用例如氧化物CVD工艺形成第一绝缘图案150。第一绝缘图案150可以具有大约1000埃到大约3000埃的厚度。可以例如使用CMP工艺平坦化第一绝缘图案150。

参考图5A、图5B、以及图5C，可以对第一绝缘图案150进行构图以形成与可以形成例如单元位线的第一导电图案155的地方相对应的凹槽。凹槽可以沿着x方向延伸，可以对应于多个有源区域103并且可以在多个栅电极125的上方交叉。通常，凹槽可以与各有源区域103隔开。凹槽的一部分可以直接相邻并且/或者稍微地重叠各有源区域103。凹槽可以被填充有用于形成第一导电图案155的材料。

第一导电图案155可以包括，例如，氮化钛、氮化钨、氮化钽、氮化钛硅、以及/或者氮化钨硅等等。

参考图6A、图6B以及图6C，重叠源极/漏极区域132中的各区域并且对应于相应的第一导电图案155的部分的凹槽可以形成在第一绝缘图案150中。在一些实施例(未示出)中，用于形成第一导电图案的凹槽可以固有地包括重叠例如各有源区域的一部分的突出的凹槽。在一些实施例中，直接地重叠有源区域103的各自部分，例如，对两个相邻的栅电极125来说公共的源极/漏极区域132的凹槽，可以与用于形成第一导电图案155的凹槽分离地形成，例如，可以在形成第一导电图案155之后形成。实施例不限于此实施例。例如，在一些实施例(未示出)中，有源区域可以包括提供第一导电图案和有源区域的各自部分之间的重叠区域的凸出。

重叠各有源区域103的凹槽可以被填充有用于形成第二导电图案160，例如，直接连接(DC)塞的材料。覆盖图案165’可以形成在第二导电图案160上。第二导电图案160可以包括与第一导电图案相同或者相似的材料并且/或者使用与第一导电图案150相同或者相似的工艺可以形成第二导电图案160。可以使用例如回蚀刻形成凹槽。覆盖图案165’可以包括，例如，氮化硅。在沉积用于形成覆盖图案165’的材料之后，可以执行CMP以用第一绝缘图案150平坦化覆盖图案165的上表面。覆盖图案165’可以包括与覆盖图案165相同的材料。

参考图7A、图7B、以及图7C，可以选择性地蚀刻第一绝缘图案150、覆盖图案165以形成用于形成第二绝缘图案170的凹槽。用于形成第二绝缘图案170的凹槽可以沿着例如y方向的方向延伸，y方向与第一导电图案155延伸所沿着的方向例如x方向相交。用于形成第二绝缘图案170的凹槽可以沿着有源区域103的相对侧延伸。

第二绝缘图案170可以包括与覆盖图案165、165’相同的材料，例如氮化硅。更加具体地，例如，第二绝缘图案170和覆盖图案165、165’可以完全是相同的材料并且其相邻的部分可以持续地流在一起。在沉积用于形成第二绝缘图案170的材料之后，可以执行例如CMP或者回蚀刻的平坦化以平坦化第二绝缘图案170和覆盖图案165、165’。第二绝缘图案170和覆盖图案165、165’的各部分可以分别建立基本上对应于有源区域103的边界的保护路径。

可以选择性地移除第一绝缘图案150，例如，可以选择性地移除单元区域C中的第一绝缘图案150的部分。

参考图8A、图8B、以及图8C，沿着第一导电图案155、第二导电图案160、覆盖图案165、165’、以及/或者第二绝缘图案170的侧壁可以布置间隔物175。可以使用沉积和回蚀刻形成间隔物175。间隔物175可以包括，例如，氮化硅。

更具体地，在一些实施例中，可以使有源区域103中的每一个与多个栅电极125相关联。例如，可以使有源区域103中的每一个与栅电极125中的两个相关联并且每对栅电极125可以在其间共享源极/漏极区域132中的公共的一个。如图8A中所示，例如，第二绝缘图案170和覆盖图案165、165’可以建立基本上至少部分地与例如与源极/漏极区域132的中的公共的一个和有源区域103的各部分相关联的第二导电图案160的边界相对应的保护路径。

参考图9A、图9B、以及图9C，电容器焊盘180可以被布置在至少部分地由间隔物175限定的空间中。电容器焊盘180可以包括，例如，金属、多晶硅等等。可以使用例如沉积和CMP形成电容器焊盘180。

参考图10A、图10B、以及图10C，第二蚀刻停止层193可以形成在半导体衬底100上，其包括，例如，电容器焊盘180、间隔物175、覆盖图案165、165’等等。包括例如氧化物的绝缘层195可以形成在第二蚀刻停止层193上。可以选择性地对第二蚀刻停止层193和绝缘层195进行构图以形成与可以形成电容器的地方相对应的一个或者多个电容器凹槽198。可以使用光阻剂和蚀刻选择性地对绝缘层195和第二蚀刻停止层193进行构图。电容器凹槽198可以分别对应于重叠电容器焊盘180的第二蚀刻停止层193和绝缘层195的部分。可以分别使用已知的和/或传统的工艺以在电容器凹槽198中形成电容器。例如，电容器下电极200、电容器电介质205、以及电容器上电极210(请参见图1A和图1B)可以形成在电容器凹槽198中。

实施例不限于图1至图10C中所示的示例性方法和/或器件。例如，在图5A至图7C中所示的示例性实施例中，第一导电图案155被示出为在布置第二绝缘图案170之前被布置在半导体衬底100上。然而，在一些实施例中，例如，可以在布置第一导电图案155之前布置第二绝缘图案170。

图11示出采用图1A、图1B以及图1C的示例性DRAM器件10的系统600的示例性实施例的框图。系统600可以包括中央处理单元(CPU)620和存储器610。存储器610可以对应于图1A、图1B、以及图1C的示例性DRAM器件10。系统600可以是，例如，闪存系统等等。更具体地，系统600可以是，例如，BCAT DRAM闪存系统。在例如诸如PDA、便携式计算机、网络本、无线电话、移动电话、数字音乐播放器、存储卡、以及/或者传输/接收系统等等的移动系统中可以采用系统600。存储卡可以是满足例如，用于例如计算机、数码照相机等等的消费电子设备的任何工业标准的卡。

图12示出采用例如图1A、图1B以及图1C的DRAM器件10的系统700的另一个示例性实施例的框图。系统700可以包括存储器710、存储器控制器730、显示/展示器件740、编码器和解码器(EDC)750、以及接口770。存储器710可以包括多个包括关于图1的DRAM器件10的上述特点中的一个或者多个的半导体器件。可以经由存储器控制器730从存储器720输入数据/将数据输入至存储器720。EDC 750可以接收可以经由接口770输入/输出的控制信号。接口770可以符合已知标准，例如，USB、火线等等。接口770可以包括多于一个的接口，例如，火线接口、和/或USB接口等等。EDC 750可以编码用于存储在存储器720中的数据。EDC 750可以解码来自于存储器720的输出。EDC 750可以包括基于不同的数据格式用于不同数据类型的多个解码器。例如，EDC 750可以包括用于视频数据的MPEG编码器和用于音频数据的MP3编码器。系统700可以是，例如，显示系统。

在附图中，为了示出的清楚可能放大了区域和层的尺寸。将会理解的是，当元件被称为在另一元件“上”时，其能够直接在其它元件上，或者还可以存在插入的元件。另外，还将会理解的是，当元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者还可以存在一个或者多个插入的元件。或者，将会理解的是，当元件被称为在两个元件“之间”时，其可以被物理地布置在两个元件的面向/重叠部分之间，其可以被物理地布置为元件中的一个位于其下面并且另一个元件位于其上方，或者它可以为它沿着连接两个元件的路径。同样的附图标记指代说明书中的同样的元件。

如此处所使用，表述“至少一个”、“一个或者多个”、以及“和/或”是在操作中既是结合的又是分离的开放式表述。例如，表述“A、B、以及C中的至少一个”、“A、B、或者C中的至少一个”、“A、B、以及C中的一个或者多个”、“A、B、或者C中的一个或者多个”、以及“A、B、以及/或者C”中的每一个包括下述意义：A单独；B单独；C单独；A和B两者；A和C两者；B和C两者；以及A、B以及C三个。此外，除非通过与术语“包括”的它们的组合清楚地指定为相反，否则这些表述是开放式的。例如，表述“A、B、以及C中的至少一个”还可以包括第n个成员，其中n大于3，而表述“从由A、B、以及C组成的组中选择的至少一个”则没有这样的含义。

如此处所使用，术语“一个(a，an)”是可以与单数项和复数项结合使用的开放式术语。

这里参考理想化的示例性实施例(和中间结构)的示意性示出的横截面示出来描述示例性实施例。因此，预计的是，从示出的形状的变化是由于例如制造技术和/或公差导致的。因此，示例性实施例不应被解释为限于这里所示的区域的特定形状，而是应包括由例如制造导致的形状的偏差。

这里已经公开了本发明的示例性实施例，并且尽管采用了特定的术语，但是它们仅在一般性和描述性的意义上来使用和解释并且不是用于限制的目的。因此，本领域的技术人员将会理解的是，在不偏离在权利要求所述的本发明的保护范围或精神的情况下可以对其进行各种形式和细节上的变化。