宽带无线电中频模/数混合信号处理机

摘要

本发明公开了一种宽带无线电中频模/数混合信号处理机，包括与射频设备相接的宽带中频模拟前端、与宽带中频模拟前端相接的模拟/数字混合信号处理器、与模拟/数字混合信号处理器相接的外部连接接口以及时钟分配系统；宽带中频模拟前端包括发射通道、接收通道和中频本振；模拟/数字混合信号处理器包括ADC、DAC和数字信号处理单元；射频设备所接收的信号经接收通道输送至ADC进行模/数转换后送至数字信号处理单元进行处理；数字信号处理单元处理后需发送的信号经数/模转换后通过发射通道送至射频设备进行发送。本发明体积小、功耗低且适用范围广、工作性能可靠、信号处理效果好，能有效解决现有国内外同类产品存在的多种缺陷和不足。

说明书

技术领域

本发明属于无线移动通信信号处理技术领域，尤其是涉及一种宽带无线电中频模/数混合信号处理机。

背景技术

随着信息技术的发展，无线电技术获得了广泛的应用，软件无线电技术使得无线电信号处理已经进入数字信号处理的阶段。从目前国内、国外市场看，缺乏一种小型、低功耗、通用型且能进行可叠加扩展的无线电中频模/数混合信号处理硬件平台。现有的国外产品价格昂贵(例如英国Sundance)，大多采用中频直接数字化的高成本技术方案；而国内产品大多是为某一应用领域专门设计的信号处理设备，因而不是一种通用的硬件平台。

另外，现有国内、国外同类产品都提供了从基带到射频的整体结构，因而限制了产品的应用范围。现如今，更多应用领域需要一种宽带无线电中频信号处理机，以提供中频以下的通用硬件处理平台，在这个通用硬件处理平台平台上，用户可以开发、验证自己的无线电数字信号处理算法，包括调制解调、同步、纠错和数据复分接，用户也可以购买第三方的知识产权核(IP)来快速构建其应用；对这样的通用硬件平台同时要求具有丰富的外部扩展连接接口，以方便和计算机、控制主机、信源(视频、音频、以太网络等)等外部信号处理设备进行连接。

总体来看，现有国内外同类产品存在以下缺点：1)采用直接中频数字化(需要昂贵的模/数转换芯片ADC、高速数字直接下变频芯片DDC和大容量、高速现场可编程门阵列芯片FPGA)的技术方案导致产品成本昂贵；实际上，高速ADC产生的高速、大量数字化数据对于当前国际上现有的FPGA很难直接处理，因此，还需要DDC处理芯片来完成信号的下采样抽取以减少信号数据量，这样的硬件结构虽然满足了软件无线电的概念要求，但缺乏应用的通用性和可复制性；2)现有同类产品所提出的数字正交上、下变频方案具有对FPGA资源占用过高、信号处理带宽有限等缺点，在该方案下留给调制、解调、同步、纠错等更为关键的信号处理模块的资源很有限，限制了产品的应用范围；3)现有产品采用数字化下变频和带通欠采样技术对前端滤波器提出了更高要求，也将损失一定的信噪比，在一些需要高灵敏度的接收机应用中并不适用；4)现有产品在体积、功耗、工程实用性等方面均存在不足。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种宽带无线电中频模/数混合信号处理机，其体积小、功耗低且适用范围广、工作性能可靠、信号处理效果好，能有效解决现有国内外同类产品所存在的成本昂贵、缺乏应用的通用性和可复制性、应用范围窄、功耗高、工程实用性差等多种缺陷和不足。

为解决上述技术问题，本发明采用的技术方案是：一种宽带无线电中频模/数混合信号处理机，其特征在于：包括与射频设备相接的宽带中频模拟前端、与宽带中频模拟前端相接的模拟/数字混合信号处理器、与模拟/数字混合信号处理器相接且用于与外部信号处理设备进行通信的外部连接接口以及分别与宽带中频模拟前端、模拟/数字混合信号处理器和外部连接接口相接的时钟分配系统；所述宽带中频模拟前端包括发射通道、接收通道以及分别与发射通道和接收通道相接的中频本振；所述模拟/数字混合信号处理器包括模/数转换器ADC、数/模转换器DAC以及分别与模/数转换器ADC和数/模转换器DAC相接的数字信号处理单元，数字信号处理单元与外部连接接口相接；所述射频设备所接收的信号经接收通道输送至模/数转换器ADC进行模/数转换后，再送至数字信号处理单元进行处理；数字信号处理单元处理后需发送的信号经数/模转换器DAC进行数/模转换后，再通过发射通道送至射频设备进行发送。

所述接收通道包括依次连接的中频接收前级滤波器、中频数字自动增益控制器、中频接收后级滤波器、适用于宽频段范围的正交解调器和基带接收滤波器，中频接收前级滤波器与射频设备相接，基带接收滤波器与模/数转换器ADC相接，所述中频数字自动增益控制器；所述发射通道包括依次连接的基带发射滤波器、能适用于宽频段范围的正交调制器、中频发射前级滤波器、中频预增益放大器和中频发射末级滤波器，基带发射滤波器与数/模转换器DAC相接，中频发射末级滤波器与射频设备相接；所述正交解调器和正交调制器均与中频本振相接。

所述中频本振包括依次连接的参考频率源、压控振荡器、本振输出滤波器、本振输出驱动器和本振输出功分器以及与压控振荡器相接的环路滤波器；所述环路滤波器的两端分别与压控振荡器的输入端和输出端相接，所述本振输出功分器的两个输出端分别与正交解调器和正交调制器相接。

所述数字信号处理单元包括FPGA现场可编程门阵列处理模块、与FPGA现场可编程门阵列处理模块相接的DSP数字信号处理器和FPGA现场可编程门阵列处理模块的配置电路，所述配置电路分别与FPGA现场可编程门阵列处理模块和DSP数字信号处理器相接，所述FPGA现场可编程门阵列处理模块和DSP数字信号处理器分别与外部连接接口相接。

所述配置电路包括动态配置控制电路以及分别与动态配置控制电路相接的非易失Flash存储芯片一、非易失Flash存储芯片二和非易失Flash存储芯片三，动态配置控制电路分别与FPGA现场可编程门阵列处理模块和DSP数字信号处理器相接。

所述外部连接接口包括与FPGA现场可编程门阵列处理模块相接的以太网接口、RS422/485/232接口和TTL电平收发缓冲接口以及与DSP数字信号处理器相接的多通道缓冲串行接口。

所述FPGA现场可编程门阵列处理模块和DSP数字信号处理器间通过外部存储单元进行双向通信，所述外部存储单元分别与FPGA现场可编程门阵列处理模块和DSP数字信号处理器相接。

本发明与现有技术相比具有以下优点：

1、通用性好、适用范围广：本发明的设计充分考虑了无线通信、导航、雷达、无线电测控/测量等多种应用场合对中频数字信号处理机的要求，具有很强的可伸缩性。首先，中频范围宽(50MHz-500MHz)，可以适应大多无线电中频信号处理的要求；其次，本发明可以通过网口、TTL电平、RS422/485进行叠加扩展，当采用网口扩展时可以和计算机服务器无缝连接，由计算机服务器完成后续的信号处理、显示、控制等任务；再次，本发明提供宽达90dB的AGC控制范围，精度达到1.5dB，提供丰富外接接口，可以适应更多的应用环境。

2、系统硬件结构模块化、结构化设计，硬件结构设计简单，易于系统功能调整和维护：本发明设计有动态配置电路CONF，用来实现对FPGA的动态配置。CONF采用三片配置芯片设计结构，可以动态切换三种FPGA硬件配置工程，真正实现软件无线电的动态配置能力。

3、由于采用模拟正交下变频，信号直接搬移到基带处理，这样就可彻底解决前述的目前产品存在的缺点，从而达到不用带通欠采样，不用数字正交上、下变频而占用大量FPGA资源，不必采用高速数字直接下变频芯片DDC和大容量、高速现场可编程门阵列芯片FPGA，从而也达到了小型、低功耗、通用型、可叠加扩展的产品性能。

4、设计合理，功能完备，宽带中频模拟前端完成中频模拟信号的放大、滤波、增益控制、上下变频等功能，其中发射通道完成中频滤波和信号增益预放大，对于使用非恒包络的调制方案，为了使射频功放发挥最大效率，中频信号必须满足一定的电平要求，因此中频发射通道的信号预增益放大就是非常必要的；对于接收通道是完成中频滤波和自动增益控制，现代宽带无线通信系统往往要求大的动态范围，本发明的中频自动增益采用两级级联，可以提供90dB的增益控制范围，控制精度小于1.5dB。经上述宽带中频模拟前端调理后的信号经正交调制器和正交解调器以及低通模拟滤波器后连接到数/模转换器(DAC)和模/数转换器(ADC)，完成模拟-数字信号的转换，基带信号的处理采用数字信号处理算法，由FPGA和DSP联合协作完成。其中，FPGA现场可编程门阵列处理模块可以完成数字低通滤波、载波同步、信号帧同步、样值(采用)同步和码元同步等功能，DSP数字信号处理器可以完成信息数据的组帧、拆帧处理、FEC编解码等功能。采用这样的处理结构可以降低对DSP数字信号处理器的性能要求，节省成本，提高系统的数据吞吐量。另外，本发明采用的是开放的体系结构，实际开发者可以根据所应用环境的要求灵活地加以调整。综上，本发明可以连接从50MHz至500MH的中频模拟(50欧)信号，并提供正交IQ两路60MHz的基带信号处理带宽，同时提供有以太网口、RS422/485/232接口等丰富的外部扩展接口。

综上所述，本发明体积小、功耗低且适用范围广、工作性能可靠、信号处理效果好，能有效解决现有国内外同类产品所存在的成本昂贵、缺乏应用的通用性和可复制性、应用范围窄、对前端滤波器要求高、体积大、功耗高、工程实用性差等多种缺陷和不足，其提供了一种小型、低功耗且通用的无线电中频模/数混合信号处理硬件平台，提供从低中频(50MHz)至高中频(500MHz)的直接50欧接口及其数字信号处理部件和外部连接接口部件，可广泛应用在无线电通信、导航、雷达数字信号处理、无线电测控测量、无线电频谱分析监控等领域。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的电路框图。

图2为本发明宽带中频模拟前端的电路原理及外部接线图。

图3为本发明模拟/数字混合信号处理器与外部连接接口的电路原理及外部接线图。

图4为本发明FPGA现场可编程门阵列处理模块配置电路的电路原理及外部接线图。

附图标记说明：

1—宽带中频模拟前端； 1-1—接收通道；    1-11—中频接收前级滤

                                         波器；

1-12—中频数字自动增  1-13—中频接收后级 1-14—正交解调器；

益控制器；            滤波器；

1-15—基带接收滤波器；1-2—中频本振；    1-21—参考频率源；

1-22—压控振荡器；    1-23—环路滤波器； 1-24—本振输出滤波器；

1-25—本振输出驱动器；1-26—本振输出功分 1-3—发射通道；

                      器；

1-31—基带发射滤波器；1-32—正交调制器； 1-33—中频发射前级滤

                                         波器；

1-34—中频预增益放大  1-35—中频发射末级 2—模拟/数字混合信号

器；                  滤波器；           处理器；

2-1—模/数转换器ADC； 2-2—数/模转换器   2-3—数字信号处理单

                      DAC；              元；

2-31—FPGA现场可编程  2-32—外部存储单   2-33—DSP数字信号处

门阵列处理模块；      元；               理器；

2-34—动态配置控制电  2-35—配置电路；   2-36—非易失Flash存

路；                                     储芯片一；

2-37—非易失Flash存储 2-38—非易失Flash  3—外部连接接口；

芯片二；              存储芯片三；

3-1—以太网接口；     3-2—RS422/485/232 3-3—TTL电平收发缓冲

                      接口；             接口；

3-4—多通道缓冲串行接 4—时钟分配系统；  5—射频设备。

口；

具体实施方式

如图1所示，本发明包括与射频设备5相接的宽带中频模拟前端1、与宽带中频模拟前端1相接的模拟/数字混合信号处理器2、与模拟/数字混合信号处理器2相接且用于与外部信号处理设备进行通信的外部连接接口3以及分别与宽带中频模拟前端1、模拟/数字混合信号处理器2和外部连接接口3相接的时钟分配系统4。

结合图2，所述宽带中频模拟前端1包括发射通道1-3、接收通道1-1以及分别与发射通道1-3和接收通道1-1相接的中频本振1-2。所述模拟/数字混合信号处理器2包括模/数转换器ADC2-1、数/模转换器DAC2-2以及分别与模/数转换器ADC2-1和数/模转换器DAC2-2相接的数字信号处理单元2-3，数字信号处理单元2-3与外部连接接口3相接。所述射频设备5所接收的信号经接收通道1-1输送至模/数转换器ADC2-1进行模/数转换后，再送至数字信号处理单元2-3进行处理。所述数字信号处理单元2-3处理后需发送的信号经数/模转换器DAC2-2进行数/模转换后，再通过发射通道1-3送至射频设备5进行发送。所述模/数转换器ADC2-1、数/模转换器DAC2-2和数字信号处理单元2-3均与时钟分配系统4相接。

本实施例中，所述接收通道1-1包括依次连接的中频接收前级滤波器1-11、中频数字自动增益控制器1-12、中频接收后级滤波器1-13、适用于宽频段范围的正交解调器1-14和基带接收滤波器1-15，中频接收前级滤波器1-11与射频设备5相接，基带接收滤波器1-15与模/数转换器ADC2-1相接，所述中频数字自动增益控制器1-12。所述发射通道1-3包括依次连接的基带发射滤波器1-31、能适用于宽频段范围的正交调制器1-32、中频发射前级滤波器1-33、中频预增益放大器1-34和中频发射末级滤波器1-35，基带发射滤波器1-31与数/模转换器DAC2-2相接，中频发射末级滤波器1-35与射频设备5相接。所述正交解调器1-14和正交调制器1-32均与中频本振1-2相接。

所述中频本振1-2包括依次连接的参考频率源1-21、压控振荡器1-22、本振输出滤波器1-24、本振输出驱动器1-25和本振输出功分器1-26以及与压控振荡器1-22相接的环路滤波器1-23。所述环路滤波器1-23的两端分别与压控振荡器1-22的输入端和输出端相接，所述本振输出功分器1-26的两个输出端分别与正交解调器1-14和正交调制器1-32相接。

如图3所示，所述数字信号处理单元2-3包括FPGA现场可编程门阵列处理模块2-31、与FPGA现场可编程门阵列处理模块2-31相接的DSP数字信号处理器2-33和FPGA现场可编程门阵列处理模块2-31的配置电路2-35，所述配置电路2-35分别与FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33相接，所述FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33分别与外部连接接口3相接。

结合图4，所述配置电路2-35包括动态配置控制电路2-34以及分别与动态配置控制电路2-34相接的非易失Flash存储芯片一2-36、非易失Flash存储芯片二2-37和非易失Flash存储芯片三2-38，动态配置控制电路2-34分别与FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33相接。所述FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33间通过外部存储单元2-32进行双向通信，所述外部存储单元2-32分别与FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33相接。

所述外部连接接口3包括与FPGA现场可编程门阵列处理模块2-31相接的以太网接口3-1、RS422/485/232接口3-2和TTL电平收发缓冲接口3-3以及与DSP数字信号处理器2-33相接的多通道缓冲串行接口3-4。

本发明的工作过程是：所述射频设备5接收到中频模拟信号后，先将中频模拟信号发送至接收通道1-1，而上述中频模拟信号进入接收通道1-1后，先经中频接收前级滤波器1-11选择出有用信号，再将所选择出的有用信号送入中频数字自动增益控制器1-12进行增益控制调整，所述中频数字自动增益控制器1-12可以提供90dB的增益控制范围，并且其控制精度小于1.5dB，因而其能起到调整后级电路即中频接收后级滤波器1-13输入信号动态范围的作用，使得整个系统在高动态范围下也能正常工作；随后，经过中频数字自动增益控制器1-12进行自动增益控制后获得的高频信号进一步通过中频接收后级滤波器1-13后，在正交解调器1-14中与本振输出功分器1-26产生的中频本振信号进行混频并进行中频信号到基带信号的下变频正交解调后，相应形成I、Q两路正交基带信号，且将所获得的I、Q两路正交基带信号送至基带接收滤波器1-15进行滤波处理(滤除正交解调后所产生的高频镜像分量)并相应产生解调基带信号；之后，再通过模/数转换器ADC2-1将所产生的解调基带信号转换为数字信号后，再送入数字信号处理单元2-3进行分析处理(包括解调、解扩、FFT分析等)并得到诸如视频、音频等信源码流；最后通过外部连接接口3将处理后得到的信源码流送至外部信号处理设备进行进一步地后续处理及应用。实际使用时，对所述中频数字自动增益控制器1-12的控制采用数字控制方式，具体是采用FPGA现场可编程门阵列处理模块2-31进行控制，FPGA现场可编程门阵列处理模块2-31采用如平方率检波、伪码相关峰值等参量对外部数控的中频数字自动增益控制器1-12进行电平调整，电平的调整理论上不会对接收机的信噪比有所改善。

采用正交解调器1-14进行正交解调的优势在于：不仅能降低后级模/数转换器ADC2-1对采样时钟频率的要求，同时能有效降低基带接收滤波器1-15的使用要求。具体原因如下：采用正交解调器1-14进行正交解调时，正交下变频所产生的IQ两路基带信号实际上是一个模拟信号的希尔伯特变换过程，将实信号变换为其解析形式。而实信号的解析形式表达了信号的全部信息，因此可以实现模/数转换器ADC2-1采样频率下的全频带分析，而不是耐奎斯特原理的采样频率一半的半频带分析，同时，正交解调能够有效抑制解调后的高频镜像分量，从而降低对基带滤波器的要求。

相反地，经过数字信号处理单元2-3分析处理后所产生的数字基带信号首先通过数/模转换器DAC2-2转换为基带模拟信号，并且在此数/模转换过程中会产生基带的高频镜像分量，为了抑制高频镜像分量，经数/模转换器DAC2-2转换所产生的基带模拟信号要通过基带发射滤波器1-31滤除高频镜像分量，然后再送入正交调制器1-32进行基带信号到中频信号的上变频正交调制变换；按照本发明，采用正交调制方式同样也有效抑制了调制后的镜像分量，降低了对中频发射前级滤波器1-33和中频发射末级滤波器1-35的要求，在很多应用场合，与本发明连接的射频设备5对输入其内部中频信号的电平有要求，为了提高本发明的适用范围，还增加了一级可调增益的中频预增益放大器1-34，通过中频预增益放大器1-34进行可调的增益控制，可以保证将射频部分即射频设备5的功放工作在一个最佳线性工作点，充分提高射频功放的效率，这对于非恒包络调制，如：OFDM调制方式非常有利。同时，由于采用数控可调增益即中频预增益放大器1-34，可以避免传统设计中必须进行的模拟电路增益模块调试的繁琐工作。另外，由于无线电信号大多采用成帧发送，具有不同的帧设计结构，有些情况要求对帧内某些信号进行功率控制，如帧的前导功率控制，采用数控增益模块即中频预增益放大器1-34可以灵活地控制帧内不同信号分量的功率，因而能有效提高信号的使用效率。

所述中频本振1-2中，压控振荡器1-22内部集成有鉴相器，所述鉴相器输出压控振荡器1-22中的压控振荡器VCO分频后的振荡输出频率和参考频率源1-21的相位差并产生鉴相脉冲，所产生的鉴相脉冲经过环路滤波器1-23的低通平滑后产生控制压控振荡器VCO的控制电压，该控制电压控制压控振荡器VCO在某个波段内的振荡频率，并且使得压控振荡器VCO的输出频率是参考频率源1-21的某个数值的倍数，这个数值可以是小数倍，也可以是整数倍。压控振荡器VCO输出的振荡频率源经过本振输出滤波器1-24即本振带通滤波器滤除带外分量后送入本振输出驱动器1-25，本振输出驱动器1-25保证其输出一个0-5dBm电平的正弦波源，之后再经过本振输出功分器1-26分别输出到接收通道1-1和发射通道1-3的正交解调器1-14和正交调制器1-32。

所述数字信号处理单元2-3中，FPGA现场可编程门阵列处理模块2-31完成所有信号的物理和逻辑连接，同时FPGA现场可编程门阵列处理模块2-31通过SDRAM、SRAM等易失性存储器件(即外部存储单元2-32)与DSP数字信号处理器2-33交联，其中所述外部存储单元2-32作为外部扩展存储器设备，由FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33共享数据地址空间，实现两者的数据交换。

实际使用过程中，以太网接口3-1与FPGA现场可编程门阵列处理模块2-31之间通过标准的MII接口实现数据交换，由FPGA现场可编程门阵列处理模块2-31和DSP数字信号处理器2-33共同处理媒体接入层MAC的协议控制。所述RS422/485/232接口3-2的通信协议由FPGA现场可编程门阵列处理模块2-31实现，可以实现异步与同步串行数据的传输链路。所述FPGA现场可编程门阵列处理模块2-31的配置电路2-35用来实现对FPGA现场可编程门阵列处理模块2-31进行动态配置。

所述配置电路2-35中，非易失Flash存储芯片一2-36、非易失Flash存储芯片二2-37和非易失Flash存储芯片三2-38为三片非易失Flash存储芯片，分别存储三种不同的配置工程文件，实际使用时由动态配置控制电路2-34对上述三片非易失Flash存储芯片进行读数以完成对FPGA现场可编程门阵列处理模块2-31的动态配置过程。同时，动态配置控制电路2-34与FPGA现场可编程门阵列处理模块2-31的的配置单元相接，用以产生FPGA现场可编程门阵列处理模块2-31配置的控制时序和配置状态命令指示信号。所述动态配置控制电路2-34还与DSP数字信号处理器2-33相接，用于接收外DSP数字信号处理器2-33下达的动态配置指令。工作过程中，DSP数字信号处理器2-33根据当前系统状态可以通过动态配置控制电路2-34动态切换FPGA现场可编程门阵列处理模块2-31的配置工程，真正实现软件无线电的动态配置能力。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。