高速处理器芯片仿真器

摘要

本发明公开了一种高速处理器芯片仿真器，包括：连接在数据/地址总线上的仿真芯片和用户程序存储器，通过用户程序下载和读取通道与仿真芯片连接的仿真控制模块；仿真芯片包括高速处理器芯片的处理器核和调试模块；用户仿真调试用户程序时，调试模块停止工作，处理器核通过数据/地址总线读取并执行用户程序；用户停止仿真调试用户程序时，处理器核停止工作，调试模块通过数据/地址总线，用户程序下载和读取通道，分别与用户程序存储器和仿真控制模块相连接。本发明既能保证仿真芯片读取和执行用户程序达到极高的速度，又不影响仿真器的通用性和仿真芯片的使用寿命；便于用户程序的下载和观察，方便用户通过高速处理器芯片仿真器调试用户程序。