共面转换模式液晶显示装置用阵列基板及其制造方法

摘要

一种共面转换模式液晶显示装置用阵列基板包括：基板上的选通线；选通线上的栅绝缘层；栅绝缘层上与选通线交叉而限定像素区的第一和第二数据线；栅绝缘层上从第二数据线延伸的第一延伸部；连接至选通线和第一数据线的薄膜晶体管；第一和第二数据线及薄膜晶体管上具有第一接触孔的钝化层；钝化层上的像素区中的第一图案；从第一图案延伸且平行于第一和第二数据线的多个第一电极；钝化层上的像素区中平行于选通线的第二图案；以及从第二图案延伸且以第一距离与多个第一电极交替的多个第二电极。一个第一电极与第二数据线间隔开的距离等于或大于第一距离且小于两倍第一距离，另一个第一电极或一个第二电极与第一数据线间隔开比第一距离窄的第二距离。

说明书

技术领域

本发明涉及液晶显示装置，更具体地说，涉及共面转换(in-PlaneSwitching)模式液晶显示装置用阵列基板及其制造方法。

背景技术

本申请要求于2008年6月13日在韩国提交的韩国专利申请No.10-2008-0055902的优先权，通过引用将其全部内容合并于此，如同在此进行了全面阐述。

通常，液晶显示(LCD)装置使用液晶分子的光学各向异性和偏振特性。由于液晶分子具有薄且长的形状，因此具有确定的取向。可以通过施加穿过液晶分子的电场来控制液晶分子的取向(alignment)方向。换句话说，随着电场强度或方向的改变，液晶分子的取向也随之改变。因为入射光基于因液晶分子的光学各向异性而造成的液晶分子的取向而被折射，所以可以通过控制透光率来显示图像。

因为包括薄膜晶体管作为开关元件的LCD装置(称为有源矩阵LCD(AM-LCD)装置)具有高分辨率和显示运动图像的卓越特性，所以AM-LCD装置得到广泛使用。

AM-LCD装置包括阵列基板，滤色基板以及插入其间的液晶层。该阵列基板可以包括像素电极和薄膜晶体管，而该滤色基板可以包括滤色层和公共电极。AM-LCD装置通过像素电极与公共电极之间的电场来驱动，以使在透射率和孔径比方面具有卓越特性。然而，因为AM-LCD装置使用垂直于基板的垂直电场，所以AM-LCD装置具有较差视角。

已经提出并开发了共面转换(IPS)模式LCD装置，以解决上述局限性。

图1是相关技术IPS模式LCD装置的截面图。如图1所示，相关技术IPS模式LCD装置包括彼此间隔开并面对的上基板9和下基板10。在上基板9与下基板10之间插入有液晶层11。

在下基板10上形成有公共电极17和像素电极30。可以将公共电极17和像素电极30设置在同一水平面上。液晶层11的液晶分子由公共电极17与像素电极30之间诱发的水平电场L来驱动。尽管该图中未示出，但在上基板9上形成有滤色层。可以将包括公共电极17和像素电极30的下基板10称为阵列基板。可以将包括滤色层的上基板9称为滤色基板。

图2A和2B是示出相关技术IPS模式LCD装置的通电/断电状态的截面图。如图2A所示，当将电压施加至IPS模式LCD装置时，位于公共电极17和像素电极30上方的液晶分子11a的排列不发生改变。然而，位于公共电极17与像素电极30之间的液晶分子11b因水平电场L而水平地排列。由于液晶分子11b根据水平电场L来排列，所以IPS模式LCD装置具有宽视角的特性。例如，IPS模式LCD装置在上下和左右具有大约80度到大约85度的视角而没有图像反转或色彩反转。

图2B示出了当没有向IPS模式LCD装置施加电压时的状况。因为在公共电极17与像素电极30之间没有诱发电场，所以液晶分子11的排列未改变。

图3是例示相关技术IPS模式LCD装置的阵列基板的一部分的平面图。在图3中，阵列基板40包括：选通线43、公共线47、数据线60、多个公共电极49a和49b、多个像素电极70以及薄膜晶体管Tr。选通线43沿第一方向延伸，而公共线47平行于选通线43。数据线60沿与第一方向垂直的第二方向延伸并与选通线43和公共线47交叉。具体来说，通过交叉选通线43与数据线60来限定像素区P。

薄膜晶体管Tr设置在选通线43和数据线60的交叉部分处。薄膜晶体管Tr包括：栅极45、半导体层50、源极53以及漏极55。源极53从数据线60延伸出，而栅极45从选通线43延伸出。像素电极70通过漏接触孔67连接至漏极55并且设置在像素区P中。公共电极49a以及49b与像素电极70交替地排列并且从公共线47延伸出来。

公共电极包括第一公共电极49a和第二公共电极49b。第二公共电极49b设置在多个第一公共电极49a之间，并且这些第一公共电极49a中的每一个都与数据线60相邻地设置。在这种情况下，每个第一公共电极49a都与数据线60间隔开预定距离。将公共电压通过在图中水平地穿过像素区P的公共线47施加至公共电极49a以及49b，并且需要额外地补偿或调节由于对恒定电压的充电而导致的公共电压的差。因而，增加了生产成本并且使制造工序复杂化。

另外，将第一公共电极49a与数据线60间隔开，以防止第一公共电极49a与数据线60之间的信号干扰，并且交替地排列像素电极70和第二公共电极49b。因此，减小了IPS模式LCD装置的孔径比。

发明内容

因此，本发明致力于提供一种基本上消除了因相关技术的局限性和缺点而造成的一个或更多个问题的共面转换模式液晶显示装置用阵列基板及其制造方法。

本发明的一个优点是，提供了一种在不需要公共线和公共电极的情况下改进了孔径比的共面转换模式液晶显示装置用阵列基板及其制造方法。

本发明的附加特征和优点将在下面的描述中加以阐述，并且根据该描述将部分地变得清楚，或者可以通过实施本发明而获知。通过在文字说明及其权利要求以及附图中具体指出的结构，将认识到并获得本发明的这些和其它优点。

为了实现这些和其它优点，并且根据本发明的目的，如具体实现和广泛描述的，一种共面转换模式液晶显示装置用阵列基板包括：位于基板上的选通线；所述选通线上的栅绝缘层；第一数据线和第二数据线，该第一数据线和该第二数据线位于所述栅绝缘层上并与所述选通线交叉而限定像素区；位于所述栅绝缘层上并且从所述第二数据线延伸出的第一延伸部；薄膜晶体管，其连接至所述选通线和所述第一数据线；位于所述第一数据线和所述第二数据线以及所述薄膜晶体管上的钝化层，该钝化层具有第一接触孔，该第一接触孔暴露出所述薄膜晶体管的漏极；位于所述钝化层上的所述像素区中的第一图案，该第一图案通过所述第一接触孔连接至所述漏极并且与所述第一延伸部交叠；从所述第一图案延伸出的多个第一电极，该多个第一电极平行于所述第一数据线和所述第二数据线；位于所述钝化层上的所述像素区中并与选通线平行的第二图案，该第二图案电连接至所述第二数据线；以及多个第二电极，该多个第二电极从所述第二图案延伸出并且以相邻的第一电极与第二电极之间的第一距离与所述多个第一电极交替，其中，所述多个第一电极中的一个第一电极与所述第二数据线间隔开的距离等于所述第一距离或者大于所述第一距离且小于所述第一距离的两倍，而所述多个第一电极中的另一个第一电极或者所述多个第二电极中的一个第二电极与所述第一数据线间隔开比所述第一距离窄的第二距离。

在另一方面中，一种共面转换模式液晶显示装置用阵列基板的制造方法包括以下步骤：在基板上形成选通线；在所述选通线上形成栅绝缘层；在所述栅绝缘层上形成与所述选通线交叉而限定像素区的第一数据线和第二数据线；在所述栅绝缘层上形成从所述第二数据线延伸出的第一延伸部；形成连接至所述选通线和所述第一数据线的薄膜晶体管；在所述第一数据线和所述第二数据线以及所述薄膜晶体管上形成钝化层，所述钝化层具有第一接触孔，所述第一接触孔暴露出所述薄膜晶体管的漏极；在所述钝化层上的所述像素区中形成第一图案，所述第一图案通过所述第一接触孔连接至所述漏极并且与所述第一延伸部交叠；形成从所述第一图案延伸出的多个第一电极，所述多个第一电极平行于所述第一数据线和所述第二数据线；在所述钝化层上的所述像素区中形成平行于选通线的第二图案，所述第二图案电连接至所述第二数据线；以及形成从所述第二图案延伸出的多个第二电极，并且所述多个第二电极以相邻的第一电极以及第二电极之间的第一距离与所述多个第一电极交替；其中，所述多个第一电极中的一个第一电极与所述第二数据线间隔开的距离等于所述第一距离或大于所述第一距离且小于所述第一距离的两倍，所述多个第一电极中的另一个第一电极或者所述多个第二电极中的一个第二电极与所述第一数据线间隔开比所述第一距离窄的第二距离。

应当理解的是，前述一般描述和下面的详细描述都是示例性和说明性的，旨在提供对要求保护的本发明的进一步说明。

附图说明

附图被包括进来，以提供对本发明的进一步理解，并且被并入并构成本说明书的一部分，附图例示了本发明的实施方式，并与文字说明一起用于解释本发明的原理。在附图中：

图1是相关技术IPS模式LCD装置的截面图；

图2A和2B是示出相关技术IPS模式LCD装置的通电/断电状况的截面图；

图3是例示相关技术IPS模式LCD装置用阵列基板的一部分的平面图；

图4是示意性例示根据本发明第一实施方式的IPS模式LCD装置用阵列基板的一个像素区的平面图；

图5是沿图4的V-V线截取的截面图；

图6是沿图4的VI-VI线截取的截面图；

图7是沿图4的VII-VII线截取的截面图；

图8是示意性例示根据本发明第二实施方式的IPS模式LCD装置用阵列基板的一个像素区的平面图；

图9和图10是示意性例示根据本发明第二实施方式的IPS模式LCD装置用其它阵列基板的一个像素区的平面图；

图11是沿图8的XI-XI线截取的截面图；

图12是沿图8的XII-XII线截取的截面图；

图13是沿图8的XIII-XIII线截取的截面图；

图14是沿图9的XIV-XIV线截取的截面图；

图15是沿图9的XV-XV线截取的截面图；以及

图16是沿图10的XVI-XVI线截取的截面图。

具体实施方式

下面，对本发明的实施方式进行详细说明，在附图中例示了其实施例。

图4是示意性例示根据本发明第一实施方式的共面转换(IPS)模式液晶显示(LCD)装置用阵列基板的一个像素区的平面图。在图4中，该阵列基板包括位于基板101上的第一选通线105a和第二选通线105b以及第一数据线133a和第二数据线133b。第一数据线133a以及第二数据线133b与第一选通线105a以及第二选通线105b交叉而限定像素区P。

在像素区P中形成有第一薄膜晶体管Tr1和第二薄膜晶体管Tr2。第一薄膜晶体管Tr1设置在第二选通线105b与第一数据线133a的交叉部分处，而第二薄膜晶体管Tr2设置在第二选通线105b与第二数据线133b的交叉部分处。第一薄膜晶体管Tr1连接至第二选通线105b和第一数据线133a，而第二薄膜晶体管Tr2连接至第二选通线105b和第二数据线133b。尽管未示出，但在图4的像素区P的上像素区中还存在两个薄膜晶体管。上像素区中的两个薄膜晶体管中的一个连接至第一选通线105a和第一数据线133a，上像素区中的这两个薄膜晶体管中的另一个连接至第一选通线105a和第二数据线133b。在下文中，将第一选通线105a和第二选通线105b称为选通线105。

第一薄膜晶体管Tr1包括：第一栅极108a、栅绝缘层(未示出)、第一半导体层(未示出)、第一源极136a以及第一漏极139a，该第一半导体层包括由本征非晶硅制成的第一有源层(未示出)和由掺杂非晶硅制成的第一欧姆接触层(未示出)。第一半导体层和栅绝缘层叠置在第一栅极108a上，第一源极136a和第一漏极139a形成在第一半导体层上。第一源极136a与第一漏极139a间隔开。第二薄膜晶体管Tr2包括：第二栅极108b、栅绝缘层(未示出)、第二半导体层(未示出)、第二源极136b以及第二漏极139b，该第二半导体层包括由本征非晶硅制成的第二有源层(未示出)和由掺杂非晶硅制成的第二欧姆接触层(未示出)。第二半导体层和栅绝缘层叠置在第二栅极108b上，第二源极136b和第二漏极139b形成在第二半导体层上。第二源极136b与第二漏极139b间隔开。

第一栅极108a和第二栅极108b连接至选通线105。第一源极136a和第二源极136b分别连接至第一数据线133a和第二数据线133b。

在像素区P中，第一电极141与第一数据线133a平行地形成以与第一数据线133a相邻。第一电极141的端部弯曲。第一电极141的一个端部连接至第一薄膜晶体管Tr1的第一漏极139a，第一电极141的另一端部沿选通线105延伸。第一电极141的该另一端部被限定为第一延伸部143。在像素区P中，第二电极147与第二数据线133b平行地形成以与第二数据线133b相邻。第二电极147的端部弯曲。第二电极147的一个端部连接至第二薄膜晶体管Tr2的第二漏极139b，第二电极147的另一端部与选通线105平行地延伸并且面对第一电极141的另一端部(即第一延伸部143)。第二电极147的该一个端部沿选通线105进一步延伸并且面对第一电极141的该一个端部。第二电极147的该一个端部被限定为第二延伸部145。

另外，第一图案160和第二图案165与选通线105平行地形成并且与选通线105间隔开。第一图案160位于选通线105与第二图案165之间。第一图案160通过第一接触孔153连接至第一电极141，第二图案165通过第二接触孔155连接至第二电极147。第一接触孔153对应于第一电极141的该一个端部，第二接触孔155对应于第二电极147的该另一端部。由于第一电极141从第一漏极139a延伸出，所以第一接触孔153可以对应于第一漏极139a的一部分。

而且，在像素区P中，多个第三电极162从第一图案160延伸出并且彼此间隔开。多个第四电极168从第二图案165延伸出并且彼此间隔开。第三电极162以及第四电极168与数据线133a以及133b平行，并且在第一图案160和第二图案165之间以及第一电极141和第二电极147之间彼此交替地排列。

第一图案160与第二电极147的第二延伸部145交叠，以使得第一图案160的交叠部、第二电极147的第二延伸部145以及其间的绝缘材料层(未示出)构成第一存储电容器StgC1。第二图案165与第一电极141的第一延伸部143交叠，以使得第二图案165的交叠部、第一电极141的第一延伸部143以及其间的绝缘材料层(未示出)构成第二存储电容器StgC2。

在根据本发明的阵列基板中，将比基准电压大的高信号电压以脉冲外形(profile)施加到第一数据线133a中，而将比基准电压小的低信号电压以脉冲外形施加到第二数据线133b中。第三电极162通过第一图案160、第一接触孔153、第一电极141以及第一薄膜晶体管Tr1而电连接至第一数据线133a。第四电极168通过第二图案165、第二接触孔155、第二电极147以及第二薄膜晶体管Tr2而电连接至第二数据线133b。因而，由于脉冲外形的高信号电压与低信号电压而造成第三电极162与第四电极168的电压差。结果，在第三电极162和第四电极168之间诱发水平电场。即使第一薄膜晶体管Tr1和第二薄膜晶体管Tr2呈截止状态，由第一存储电容器StgC1与第二存储电容器StgC2仍保持了第三电极162与第四电极168的电压差，直到第一薄膜晶体管Tr1和第二薄膜晶体管Tr2导通为止。

与图3中相关技术阵列基板相比，不存在与数据线相邻的公共电极。因而，不需要对由于恒定电压的充电而造成的公共电压的差的进行额外补偿或调谐。结果，可以降低生产成本并且可以简化制造工序。另外，因为高信号电压和低信号电压具有脉冲外形，所以可以防止因信号变化而造成的诸如闪烁现象或电压差的问题，使得IPS模式LCD装置具有改进的图像质量。

下面，参照附图，对图4中根据本发明第一实施方式的阵列基板的截面结构进行说明。

图5是沿图4的V-V线截取的截面图，图6是沿图4的VI-VI线截取的截面图，图7是沿图4的VII-VII线截取的截面图。这里，为便于说明，限定了其中形成第一薄膜晶体管和第二薄膜晶体管的开关区TrA以及其中形成第一存储电容器的存储区StgA。

参照图4、5、6以及7，在基板101上形成均由第一金属材料制成的图4的选通线105以及第一栅极108a和第二栅极108b。将第一栅极108a和第二栅极108b分别设置在开关区TrA中，并且连接至相应的选通线。

在选通线以及第一栅极108a和第二栅极108b上形成由无机绝缘材料制成的栅绝缘层113。在栅绝缘层113上形成由第二金属材料制成的第一数据线133a和第二数据线133b。第一数据线133a和第二数据线133b与选通线交叉而限定像素区P。在开关区TrA中，在栅绝缘层113上形成包括第一有源层120a和第一欧姆接触层123a的第一半导体层126a以及包括第二有源层120b和第二欧姆接触层123b的第二半导体层126b。第一半导体层126a和第二半导体层126b分别对应于第一栅极108a和第二栅极108b。在第一半导体层126a上形成彼此间隔开的第一源极136a和第一漏极139a。在第二半导体层126b上形成彼此间隔开的第二源极136b和第二漏极139b。第一源极136a连接至第一数据线133a，第二源极136b连接至第二数据线133b。第一源极136a、第一漏极139a、第二源极136b以及第二漏极139b中的每一个都可以由与第一数据线133a以及第二数据线133b相同的材料形成。第一栅极108a、栅绝缘层113、第一半导体层126a、第一源极136a以及第一漏极139a构成第一薄膜晶体管Tr1。第二栅极108b、栅绝缘层113、第二半导体层126b、第二源极136b以及第二漏极139b构成第二薄膜晶体管Tr2。

另外，在栅绝缘层113上形成与第一数据线133a平行且相邻的第一电极141。第一电极141连接至第一漏极139a，并且由与第一漏极139a相同的材料形成。第一电极141的一端连接至第一漏极139a，并且图4的第一延伸部143从第一电极141的另一端延伸到其中形成有第二存储电容器StgC2的区域中。将第一电极141的第一延伸部143限定为图4的第二存储电容器StgC2的第一电容器电极。

在栅绝缘层113上形成与第二数据线133b平行且相邻的第二电极147。第二电极147连接至第二漏极139b，并且由与第二漏极139b相同的材料形成。第二电极147的一端连接至第二漏极139b，并且第二延伸部145从第二电极147的该一端延伸到其中形成有第一存储电容器StgC1的存储区StgA中。将第二电极147的第二延伸部145限定为第一存储电容器StgC1的第一电容器电极。

在第一数据线133a和第二数据线133b、第一电极141以及第二电极147中的每一个的下面形成具有由第一半导体图案124和第二半导体图案121制成的双层结构的半导体图案127。第一半导体图案124由与欧姆接触层123a以及123b相同的材料形成，第二半导体图案121由与有源层120a以及120b相同的材料形成。根据阵列基板的制造方法可以在第一数据线133a和第二数据线133b、第一电极141以及第二电极147中的每一个的下面形成半导体图案127。根据另一制造工序可以省略半导体图案127。

在第一数据线133a和第二数据线133b、第一薄膜晶体管Tr1和第二薄膜晶体管Tr2、以及第一电极141和第二电极147上形成钝化层150。钝化层150具有分别暴露出第一漏极139a的一部分和第二电极147的一部分的第一接触孔153和第二接触孔155。钝化层150可以由无机绝缘材料和有机绝缘材料中的一种形成。

在钝化层150上形成由第三金属材料制成的第一图案160。第一图案160通过第一接触孔153与第一漏极139a接触，并且与第二电极147的第二延伸部145交叠。将第一图案160的交叠部限定为第一存储电容器StgC1的第二电容器电极。第二电极147的第二延伸部145作为第一电容器电极、第一图案160的交叠部作为第二电容器电极以及钝化层150作为绝缘材料层而构成第一存储电容器StgC1。另外，该多个第三电极162从第一图案160延伸出并且彼此间隔开。在钝化层150上形成第二图案165。第二图案165通过第二接触孔155与第二电极147接触，并且与第一电极141的图4的第一延伸部143交叠。第二图案165与第一图案160间隔开且平行。将第二图案165的交叠部限定为图4的第二存储电容器StgC2的第二电容器电极。第一电极141的图4的第一延伸部143作为第一电容器电极、第二图案165的交叠部作为第二电容器电极以及钝化层150作为绝缘材料层而构成图4的第二存储电容器StgC2。另外，该多个第四电极168从第二图案165延伸出并且彼此间隔开。第三电极162和第四电极168彼此交替排列。第二图案165、第三电极162以及第四电极168可以由与第一图案160相同的材料形成。

在上述根据本发明第一实施方式的阵列基板中，第一电极141与第一数据线133a形成在同一层并且由相同材料形成。另外，将第一电极141设置成与第一数据线133a相邻。此外，第二电极147与第二数据线133b形成在同一层处并且由相同材料形成。将第二电极147设置成与第二数据线133b相邻。为了防止第一数据线133a与第一电极141之间以及第二数据线133b与第二电极147之间的电短路问题，将第一电极141和第二电极147分别与第一数据线133a和第二数据线133b间隔开例如5μm到7μm的第一距离d1。尽管图4的阵列基板与相关技术阵列基板相比具有改进的孔径比，但在孔径比方面仍存在局限性。

下面，参照附图，对本发明第二实施方式进行描述。第二实施方式提出了与第一实施方式相比具有进一步改进的孔径比的IPS模式LCD装置用阵列基板。

图8是示意性例示根据本发明第二实施方式的IPS模式LCD装置用阵列基板的一个像素区的平面图。

在图8中，该阵列基板包括沿一方向形成在基板201上并且彼此间隔开的第一选通线205a和第二选通线205b。第一数据线233a以及第二数据线233b与第一选通线205a以及第二选通线205b交叉而限定像素区P并且彼此间隔开。

在像素区P中，在第二选通线205b和第一数据线233a的交叉部处形成薄膜晶体管Tr。薄膜晶体管Tr连接至第二选通线205b和第一数据线233a。在第二实施方式中，与第一实施方式不同的是，省略了在第二数据线233b和第二选通线205b的交叉部处的薄膜晶体管。因而，在根据本发明第二实施方式的IPS模式LCD装置用阵列基板中，在一个像素区P中形成一个薄膜晶体管Tr。

薄膜晶体管Tr包括：栅极208、栅绝缘层(未示出)、包括由本征非晶硅制成的有源层(未示出)和由掺杂非晶硅制成的欧姆接触层(未示出)的半导体层(未示出)，以及彼此间隔开的源极236和漏极239。这里，薄膜晶体管Tr的源极236连接至第一数据线233a。

另外，第一延伸部234从第二数据线233b延伸到像素区P中。第一延伸部234与设置在像素区P的下区域中的第二选通线205b相邻并且平行于第二选通线205b。第二延伸部235连接至第二数据线233b，并且与设置在像素区P的上区域中的第一选通线205a相邻。

在像素区P中，第一图案260通过第一接触孔253连接至薄膜晶体管Tr的漏极239并且与第一延伸部234交叠。多个第一电极262从第一图案260延伸出来。这些第一电极262平行于第一数据线233a和第二数据线233b，并且彼此间隔开。第一延伸部234和第二图案260与其间的绝缘材料层构成存储电容器StgC。这些第一电极262中的左外侧的一个与第一数据线233a相邻。

而且，在像素区P中，第二图案265通过第二接触孔255连接至第二延伸部235。第二图案265与第一选通线205a相邻且平行。多个第二电极268从第二图案265延伸出来。这些第二电极268与第二电极262平行并且交替地排列。这里，第二数据线233b充当右外侧第二电极。因此，可以使孔径比最大化。

同时，在图8的第二实施方式中，即使薄膜晶体管Tr连接至第一数据线233a和第二选通线205b，并且设置在像素区P的左下区域中，该薄膜晶体管Tr也可以连接至第一数据线233a和第一选通线205a并且可以设置在像素区P的左上区域中。这时，存储电容器StgC可以与第一选通线205a相邻。

第二实施方式与第一实施方式的不同之处在于，存储电容器StgC与薄膜晶体管Tr相邻，这些第一电极262中的左外侧的一个连接至薄膜晶体管Tr的漏极239并且与第一数据线233a相邻，并且第二数据线233b充当右外侧第二电极。这里，第一电极262和第二电极268彼此交替排列并且其间距离为第一距离d1。第二数据线233b与相邻于该第二数据线233b的第一电极262之间的距离等于第一距离d1。

由于根据第二实施方式的阵列基板不包括第一实施方式中图4的第二存储电容器StgC2，所以不需要在钝化层(未示出)之上和之下形成金属材料层来形成图4的第二存储电容器StgC2。即，不要求左外侧第一电极262与第一数据线233a以及第二数据线233b形成在同一层上并且由与第一数据线233a以及第二数据线233b相同的材料形成。因而，第一电极262和第二电极268可以与第一数据线233a以及第二数据线233b形成在不同的层上。第一电极262和第二电极268可以由相同材料形成。这里，由于左外侧第一电极262与第一数据线233a形成在不同的层上，并且在左外侧第一电极262与第一数据线233a之间不会发生电短路，所以左外侧第一电极262与第一数据线233a之间的距离d2可以小于5μm，而在左外侧第一电极262和第一数据线233a彼此不交叠的范围内。因此，增大了像素区P的孔径面积。

而且，因为第二数据线233b充当外侧第二电极并且可以省略图4的第二电极147，所以进一步改进了孔径比。

而且，与第一实施方式相比，省略了一个薄膜晶体管，由此，进一步改进了孔径比。

图9和图10是示意性例示根据本发明第二实施方式的IPS模式LCD装置用其它阵列基板的一个像素区的平面图。图9和图10的阵列基板具有与图8的阵列基板相似的结构。在图9和图10中，与图8相同的部分可以具有相同的标号，并且可以省略对与图8相同的部分的说明。

在图9中，省略了第二数据线233b的图8的第二延伸部235，而延伸部234从第二数据线233b延伸出。这时，延伸部234与第一图案260交叠，由此形成存储电容器StgC，其中第一图案260通过第一接触孔253连接至薄膜晶体管Tr的漏极239。

在延伸部234上方形成第二接触孔256。与第一电极262位于同一层上并且由与第一电极262相同的材料制成的第二电极268从第二图案265延伸出来。与第二电极268位于同一层上并且由与第二电极268相同的材料制成的另一第二电极264也从第二图案265延伸出并且与第二数据线233b部分地交叠。可以将该另一第二电极264限定为右外侧第二电极。右外侧第二电极264的一端连接至第二图案265，而右外侧第二电极264的另一端通过第二接触孔256连接至延伸部234。因而，第二电极268和264电连接至第二数据线233b。

在图9的结构中，更加有利的是，彼此交替的第一电极262以及第二电极268和264中相邻两个之间的距离d1是均匀的。在分别施加有不同信号的第一电极262以及第二电极268和264中的相邻两个之间诱发水平电场。

更具体地说，第一电极262以及第二电极268和264通过同一工序形成。不存在由于当形成第一电极262以及第二电极268和264时的构图裕度(pattering margin)而造成的不同距离的问题。另外，第一电极262以及第二电极268和264形成在同一层上并且由相同材料形成，并且在第一电极262以及第二电极268和264之间诱发的水平电场是均匀的。

在图10中，另一第二电极266也从第二图案265延伸出并且设置在第一数据线233a与这些第一电极262中的左外侧的一个之间。可以将该另一第二电极266限定为左外侧第二电极。即，该右外侧第二电极264沿与第一数据线233a和第二数据线233b平行的方向从第二图案265的一端延伸，而该左外侧第二电极266沿与第一数据线233a和第二数据线233b平行的方向从第二图案265的另一端延伸。第一电极262与第二电极268、264以及266之间的距离d1相同。该右外侧第二电极264与第二数据线233b相邻，该左外侧第二电极266与第一数据线233a相邻。如上所述，该右外侧第二电极264与第二数据线233b部分地交叠。该左外侧第二电极266与第一数据线233a间隔开小于5μm的距离，而处于使得左外侧第二电极266与第一数据线233a不交叠的范围内。

下面，参照附图，对根据本发明第二实施方式的阵列基板的截面结构进行说明。

图11是沿图8的XI-XI线截取的截面图，图12是沿图8的XII-XII线截取的截面图，图13是沿图8的XIII-XIII线截取的截面图。这里，为便于说明，限定了其中形成有薄膜晶体管的开关区TrA以及其中形成有第一电容器的存储区StgA。

参照图8、11、12以及13，在基板201上形成由第一金属材料制成的第一选通线205a和第二选通线205b。栅极208设置在开关区TrA中并且连接至第二选通线205b。在第一选通线205a和第二选通线205b以及栅极208上形成栅绝缘层213。可以在包括第一选通线205a和第二选通线205b的基板210的大致整个表面上形成由绝缘材料制成的栅绝缘层213。

在栅绝缘层213上形成由第二金属材料制成的第一数据线233a和第二数据线233b。第一数据线233a以及第二数据线233b与第一选通线205a以及第二选通线205b交叉，以限定像素区P。第一延伸部234和第二延伸部235从第二数据线233b延伸到像素区P中。第一延伸部234与第二选通线205b间隔开且平行。第一延伸部234延伸到存储区StgA中并且充当存储电容器StgC的第一电容器电极。

在开关区TrA中，在栅绝缘层213上形成包括有源层220和欧姆接触层223的半导体层226。半导体层226对应于栅极208。欧姆接触层223包括彼此间隔开的两个部分。在半导体层226上形成彼此间隔开的源极236和漏极239。源极236连接至第一数据线233a。源极236和漏极239可以由与第一数据线233a以及第二数据线233b相同的材料形成。栅极208、栅绝缘层213、半导体层226、源极236以及漏极239构成薄膜晶体管Tr。

在第一数据线233a和第二数据线233b、第一延伸部234和第二延伸部235中的每一个的下面形成具有由第一半导体图案224和第二半导体图案221制成的双层结构的半导体图案227。第一半导体图案224由与欧姆接触层223相同的材料形成，第二半导体图案221由与有源层220相同的材料形成。半导体图案227可以根据阵列基板的制造方法形成在第一数据线233a和第二数据线233b、第一延伸部234以及第二延伸部235中的每一个的下面。根据另一制造工序可以省略半导体图案227。

在第一数据线233a和第二数据线233b、薄膜晶体管Tr以及第一延伸部234和第二延伸部235上形成钝化层250。钝化层250具有分别暴露出漏极239的一部分和第二延伸部235的一部分的第一接触孔253和第二接触孔255。钝化层250可以由无机绝缘材料和有机绝缘材料中的一种形成。

接下来，在具有第一接触孔253和第二接触孔255的钝化层250上形成由第三金属材料制成的第一图案260。第一图案260通过第一接触孔253与漏极239接触并且与第一延伸部234交叠，以形成存储电容器StgC。该多个第一电极262从第一图案260延伸出并且彼此间隔开。在钝化层250上形成第二图案265。第二图案265通过第二接触孔255与第二延伸部235接触。第二图案265可以与第一电极262形成在同一层上并且由与第一电极262相同的材料形成。第二图案265与第一选通线205a分隔开且平行。该多个第二电极268从第二图案265延伸出并且彼此间隔开。第一电极262和第二电极268彼此交替排列。这些第一电极262中的左外侧的一个与第一数据线233a相邻并且设置在第一数据线233a与这些第二电极268中的左外侧的一个之间。这些第一电极262中的右外侧的一个与第二数据线233b相邻，并且第二数据线233b充当右外侧第二电极。第一电极262与第二电极268以及第二数据线233b以其间的距离d1交替排列。

在上述结构中，第二数据线233b充当右外侧第二电极，并且与第一数据线233a相邻的左外侧第一电极262形成在不与第一数据线233a位于同一层的钝化层250上。在这种情况下，不要求例如5μm到7μm的构图裕度来防止第一数据线233a与左外侧第一电极262之间的电短路。左外侧第一电极262可以与第一数据线233a间隔开例如小于5μm的距离d2，而处于使得左外侧第一电极262与第一数据线233a不交叠的范围内。而且，由于在像素区P中存在一个薄膜晶体管Tr，所以与第一实施方式相比，根据第二实施方式的阵列基板具有增大的孔径比。

图14是沿图9的XIV-XIV线截取的截面图，图15是沿图9的XV-XV线截取的截面图。图9的阵列基板在开关区中具有和图8的开关区中相同的截面结构，从而省略了开关区中的结构的图。

参照图9、14以及15，与图8、11、12以及13的结构相比，在钝化层250上还形成与第二数据线233b部分地交叠的右外侧第二电极264。另外，仅延伸部234从第二数据线233b延伸出来。延伸部234与第二选通线205b相邻且平行。在延伸部234上形成第二接触孔256。

更具体地说，右外侧第二电极264由与第一电极262以及第二电极268相同的材料形成在钝化层250上并且与第二数据线233b部分地交叠。因而，与其中第二数据线233b充当右外侧第二电极的图8、11、12以及13的结构相比，使得相邻第一电极262与第二电极268之间的距离d1以及右外侧第二电极264和与其相邻的第一电极262之间的距离d1这两个距离的差最小化。

图16是沿图10的XVI-XVI线截取的截面图。图10的阵列基板在开关区和存储区中的截面结构与图8相同，从而省略了开关区和存储区中的结构的图。

参照图10和16，钝化层250下面的部件与图14和15中的相同。在钝化层250上形成左外侧第二电极266和右外侧第二电极264。左外侧第二电极266连接至第二图案265并且与第一数据线233a间隔开小于5μm的距离。右外侧第二电极264连接至第二图案265并且与第二数据线233b交叠。

另外，在钝化层250上形成该多个第一电极262和该多个第二电极268。该多个第二电极268从第二图案265延伸出并且在左外侧第二电极266与右外侧第二电极264之间彼此间隔开。该多个第一电极262从第一图案260延伸出，并且与位于左外侧第二电极266以及右外侧第二电极264之间的该多个第二电极268交替，其中第一图案260通过第一接触孔253连接至薄膜晶体管Tr的漏极239。

下面，将参照图8、11、12以及13对根据本发明第二实施方式的IPS模式LCD制造用阵列基板的制造方法进行说明。

首先，通过淀积第一金属材料并随后通过掩模工序进行构图而在基板201上形成第一选通线205a和第二选通线205b以及栅极208，该掩模工序包括以下步骤：形成光刻胶层、曝光该光刻胶层、显影被曝光的光刻胶层以形成光刻胶图案，以及刻蚀通过光刻胶图案暴露出的第一金属材料。第一选通线205a和第二选通线205b沿第一方向延伸并且彼此间隔开。栅极208设置在开关区TrA中并且连接至第二选通线205b。分别将第一选通线205a和第二选通线205b相对于像素区P而限定为上选通线和下选通线。因此，第一选通线205a可以是另一像素区中的第二选通线。

接下来，通过淀积无机绝缘材料(例如，二氧化硅(SiO₂)或氮化硅(SiN_X))而在第一选通线205a和第二选通线205b以及栅极208上形成栅绝缘层213。可以将栅绝缘层213形成在包括第一选通线205a和第二选通线205b以及栅极208的基板201的大致整个表面上。

在栅绝缘层213上顺序地形成本征非晶硅层(未示出)、掺杂非晶硅层(未示出)以及第二金属材料层(未示出)并随后进行构图，由此形成由非晶硅制成的有源层220、由掺杂非晶硅制成的欧姆接触层223，以及源极236和漏极239。有源层220对应于像素区P中的栅极208。欧姆接触层223设置在有源层220上方并且包括彼此间隔开的两个部分。源极236和漏极239设置在欧姆接触层223上方并且彼此间隔开。利用具有衍射图案或半色调图案的掩模通过一个掩模工序对本征非晶硅层、掺杂非晶硅层以及第二金属材料层进行构图。可以通过两个掩模工序分别对本征非晶硅层、掺杂非晶硅层以及第二金属材料层进行构图。

第一数据线233a和第二数据线233b与源极236和漏极239同时形成。第一数据线233a以及第二数据线233b与第一选通线205a以及第二选通线205b交叉而限定像素区P。源极236连接至第一数据线233a。另外，从第二数据线233b延伸出的第一延伸部234形成在存储区StgA中。第一延伸部234与第二选通线205b平行且相邻。从第二数据线233b延伸出的第二延伸部235被形成为与第一选通线205a相邻且平行。在图9和10中的第二实施方式的其它阵列基板中，可以省略第二延伸部。

因为半导体层226、第一数据线233a和第二数据线233b、源极236以及漏极239是通过一个掩模工序形成，所以在第一数据线233a和第二数据线233b以及第一延伸部234和第二延伸部235中的每一个的下面形成有半导体图案227。半导体图案227具有掺杂非晶硅图案224和本征非晶硅图案221的双层结构。另一方面，根据两个掩模工序，将包括有源层220和欧姆接触层223的呈岛状的半导体层226形成为对应于栅极208，并且在第一数据线233a和第二数据线233b以及第一延伸部234和第二延伸部235下面可以没有半导体图案。

开关区TrA中的栅极208、栅绝缘层213、有源层220、欧姆接触层223、源极236以及漏极239构成薄膜晶体管Tr。

在第一数据线233a和第二数据线233b、第一延伸部234和第二延伸部235以及薄膜晶体管Tr上通过淀积诸如二氧化硅(SiO₂)或氮化硅(SiN_X)的无机绝缘材料而形成钝化层250。接着，通过掩模工序对钝化层250进行构图，以形成暴露出漏极239的第一接触孔253和暴露出第二延伸部235的第二接触孔255。同时，在图9和图10中，第二接触孔256暴露出第一延伸部234。

接下来，在具有第一接触孔253和第二接触孔255的钝化层上通过淀积第三金属材料(例如，诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料)并随后通过掩模工序对第三金属材料进行构图而形成第一图案260、该多个第一电极262、第二图案265以及该多个第二电极268。第一图案260通过第一接触孔253连接至漏极239。第一图案260延伸到存储区StgA中以与第一延伸部234交叠并且充当存储电容器StgC的第二电极。该多个第一电极262从第一图案260延伸出并且彼此间隔开。将与第一数据线233a相邻的第一电极262限定为左外侧第一电极。第二图案265通过第二接触孔255连接至第二延伸部235并且与第一选通线205a平行且间隔开。该多个第二电极268从第二图案265延伸出并且与该多个第一电极262交替。同时，在图9和图10中，还形成右外侧第二电极264并通过第二接触孔256连接至第二图案265和延伸部234。右外侧第二电极264与第二数据线233b部分地交叠。而且，在图10中，还形成左外侧第二电极266并连接至第二图案265的端部。左外侧第二电极266与第一数据线233a相邻，并且与第一数据线233a间隔开小于5μm的距离。

这样，完成了根据本发明的IPS模式LCD装置用阵列基板。

在根据本发明的IPS模式LCD装置用阵列基板中，在没有公共线和公共电极的情况下，在第一电极与第二电极之间诱发水平电场，其中，第一电极连接至与第一数据线相接触的薄膜晶体管，第二电极连接至第二数据线。因此，不要求对由于恒定电压的充电而造成的公共电压的差进行额外补偿或调谐，从而可以降低生产成本。而且，和具有与数据线相邻且间隔开的外公共电极的相关技术相比，改进了孔径比。

另外，由于高信号电压和低信号电压具有脉冲形图案，所以可以防止诸如闪烁现象的问题，使得IPS模式LCD装置具有改进的图像质量。

而且，由于第一电极和第二电极形成在与第一数据线和第二数据线不同的层上，所以第一数据线或第二数据线与相邻于该第一数据线和第二数据线的第一电极或第二电极之间的距离小于5μm，并且第一电极或第二电极与第一数据线或第二数据线部分地交叠，由此进一步增大了孔径比。

而且，因为在像素区中形成有一个薄膜晶体管并且第一数据线或第二数据线充当外电极，所以进一步改进了孔径比。

第二电极电连接至数据线，因此可以防止施加至数据线的数据信号电压的下降。因而，不存在比使得薄膜晶体管截止的选通信号低的电压，并且被改进为均匀地维持像素区中的信号电压，直到施加下一个信号电压为止。

另外，在通过薄膜晶体管和数据线对存储电容器进行充电的情况下，改进了充电能力。

对本领域技术人员来说显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。