多级切换的电阻式随机存取存储器及其操作方法

摘要

本发明公开了一种多级切换的金属－氧化物为基础的电阻式随机存取存储器及其操作方法。此处所描述的方法包括施加一系列的调整偏压于一选取金属－氧化物存储元件以改变该选取金属－氧化物存储元件的电阻状态自多个电阻状态的一第一电阻状态至一第二电阻状态。该施加一系列的调整偏压包含施加一第一组的一个或多个脉冲以改变该选取金属－氧化物存储元件的该电阻状态自多个电阻状态的该第一电阻状态至一第三电阻状态，以及施加一第二组的一个或多个脉冲以改变该选取金属－氧化物存储元件的该电阻状态自多个电阻状态的该第三电阻状态至该第二电阻状态。

说明书

技术领域

本发明为另一美国申请案的部分延续案，其名称为”Resistance TypeMemory Device and Fabrication Method and Operating Method Thereof”，申请号11/695,780，申请日为2007年4月3号，在此提供为参考数据。

本发明主张2008年5月6日申请的美国临时专利申请案第61/050,798号的优先权，其名称为”OPERATION METHOD FOR MULTI-LEVELSWITCHING OF METAL-OXIDE BASED RRAM”，且纳入本文作为参考。

本发明是关于金属-氧化物为基础的存储装置及操作此种装置的方法。

背景技术

当施加可应用于集成电路的电脉冲至金属-氧化物时，有些金属-氧化物的电阻会产生变化，并在两个或更多的稳定电阻范围内改变，而这类的金属-氧化物正可应用于非易失性电阻式随机存取存储器(RRAM)。

因为具有结构简单、速度快、低耗能及三维叠层潜力等优点，应用金属-氧化物的RRAM也日益受到关注。

在金属-氧化物为基础的存储器中，数据是通过施加能量脉冲至此金属-氧化物材料以诱发此金属-氧化物材料的电阻在两个或以上的电阻状态之间改变而储存，这些电阻状态包含一低电阻状态(LRS)及一个或多个较高电阻状态(HRS)。

多级的操作最好是希望包含将金属-氧化物材料的电阻在超过两个电阻状态之间改变，因为如此的话可以增加数据储存密度且也可以减少制造成本。

为了可以明显地将不同的电阻状态之间作区分，且因此可以正确地决定储存在存储单元中的数据，所以保持状态之间一个相对大的操作区间就变得很重要。然而因为电阻的不稳定所造成的操作区间缩小，会对此金属-氧化物材料产生持续力的问题，导致产生可靠性的问题甚至是造成此装置的位错误。

因此，需要提供一种新的金属-氧化物为基础的存储装置及其操作方法，可以解决上述持续力的问题，对其可靠性以及此装置的数据储存表现进行改善。

发明内容

本发明揭露一种操作包含可被编程至多个电阻状态的多个金属-氧化物存储元件的存储装置的方法。此方法包括施加一系列的调整偏压于一选取金属-氧化物存储元件，以改变该选取金属-氧化物存储元件的电阻状态自多个电阻状态的一第一电阻状态至一第二电阻状态。该施加一系列的调整偏压包含施加一第一组的一个或多个脉冲以改变该选取金属-氧化物存储元件的该电阻状态自多个电阻状态的该第一电阻状态至一第三电阻状态，以及施加一第二组的一个或多个脉冲以改变该选取金属-氧化物存储元件的该电阻状态自多个电阻状态的该第三电阻状态至该第二电阻状态。在实施例中，此第三电阻状态可以是低于第一电阻状态及第二电阻状态的电阻状态，举例而言，可以是用来代表存储元件中数据的最低电阻状态。

本发明亦揭露一种存储装置，包括可被编程至多个电阻状态的多个金属-氧化物存储元件。此存储装置更包含偏压电路，可用以施加调整偏压于一选取金属-氧化物存储元件包含此处所描述的一系列的调整偏压。

此处所描述的存储装置及操作此种装置的方法不仅可以提供对不同状态间分布的更佳控制能力，同时也可以解决了之前所讨论的持续力问题，进而改善此存储装置的可靠性及数据储存表现。此处所描述的操作方法必须先回到较低电阻状态即使此较低电阻状态并不是所欲状态，而其结果显示了所产生良好的循环持续力及此存储单元的良好电阻控制能力。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，请参阅以下的图式、详细发明说明及权利要求范围，作详细说明如下。

附图说明

图1为一种现有金属-氧化物危机的存储单元的剖面图。

图2显示此存储元件的电阻状态改变行为的概念示意图，其会搭配本发明第一实施例的编程操作一起作说明。

图3是一具有氧化钨(WOx)存储元件的存储单元的穿透电子显微镜的影像。

图4是图3中的存储单元利用图2中的编程操作结果。

图5显示此存储元件的电阻状态改变行为的概念示意图，其会搭配本发明第二实施例的编程操作一起作说明。

图6A和图6B是图3中的钨-氧化硅存储单元利用图5中的编程操作结果。

图7显示图4和图6B中数据状态的标准差及平均电阻值。

图8显示图3中的钨-氧化硅存储元件在施加偏压时与测量的读取分布行为关系图。

图9是可应用此处所描述编程操作的集成电路的简化方块图。

图10显示图9中的存储阵列的一部分。

【主要元件符号说明】

100         存储单元

110         底电极

120         顶电极

140         存储元件

146         上表面

150         导电元件

160         介电层

910         集成电路

            具有可被编程至一较低电阻状态及多个较高电

912         阻状态的金属-氧化物存储元件的存储单元阵列

914         字线译码器及驱动器

916         字线

918         位线译码器

920         位线

922         总线

924         感应电路(感应放大器)与数据输入结构

926         数据总线

928         数据输入线

930         其它电路

932         数据输出线

934         控制器

936         电压与电流源偏压电路

1030、1032、

1034、1036  存储单元

1040、1042、

1044、1046  金属-氧化物元件

1054        源极线

1055        源极线终端

1056、1058  字线

1060、1062  位线

具体实施方式

以下揭露的内容大多需配合参考特定结构实施例及方法，然而，揭露内容的范围并不仅限于该些特定结构实施例及方法，且揭露内容亦可透过其它特征、元件、方法及实例来实施。本发明所揭露的内容虽可透过较佳实施例来说明，但该些实施例不可用来限制本发明的范围，本发明专利权的范围须由权利要求范围为准。本领域具有通常知识者于参考本发明揭露的内容后，应可了解其它可能的均等实施方式。此外，于后述的内容中，不同实施例的相同元件是以相同元件符号表示。

图1为现有技术应用金属-氧化物的存储单元100的剖面图。此存储单元100包括于介电层160内延伸的导电元件150，其可将底电极110耦接至存储元件140。于本实施例中，介电层160可包括氧化硅，但其亦可使用其它介电材料。

存储元件140包括至少一个可编程金属-氧化物。于本实施例中导电元件150包括钨，而存储元件140包括钨-氧化钨WO_x。于不同实施例中，存储元件140的WO_x化合物从上表面146起算的深度可有不同的氧含量分布，进而形成均匀递减的离子价(W⁺⁶、W⁺⁵、W⁺⁴及W⁰)以及深入区的低氧含量。于其它实施例中，存储元件140可包括其它金属-氧化物，如选自下列群组的金属氧化物：镍氧化物、铝氧化物、镁氧化物、钴氧化物、钛氧化物、钛-镍氧化物、锆氧化物以及铜氧化物。

底电极110为导电性元件，举例来说，其可为掺杂半导体材料，像是存取晶体管或二极管的端点。此外，举例来说，底电极110也可包括一或多种选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧、钌及其组合。于其它实施例中，底电极110可包括两层以上。

存储单元100还包括顶电极120，其位于存储元件140上。举例来说，顶电极120(在某些实施例中是位线的一部分)可包括和底电极相同的材料，在某些实施例中，可包括两层以上。

为形成金属-氧化物存储元件140，可采用各种沉积及氧化工艺。可先进行传统后段的钨栓塞工艺以于介层孔内沉积钨材料以及CMP工艺，再进行氧化工艺，以于导电元件150及后续形成的顶电极120材料之间形成存储元件140。形成钨-氧化物存储元件140的方法包括直接等离子体氧化、下游等离子体氧化、溅射、反应性溅射。等离子体氧化工艺的实施例包括使用纯氧气或混合物质，如氧气/氮气或氧气/氮气/氢气。于下游等离子体的一实施例中，下游等离子体的施加条件为压力约1500毫托、功率约1000瓦特、氧氧气/氮气氮气流量约为3000sccm/200sccm，温度约150℃、反应时间约400秒。此部分请参见美国专利申请号第11/955,137号，其乃并入本文作参考。

为读取或写入存储单元时，可施加穿越存储元件140的适当偏压调整，进而诱发穿越存储元件140的电流。各偏压调整可包括一个以上施加至存储元件140的脉冲，其是施加脉冲至底电极110与顶电极120或二者之一，而各实施例脉冲的强度与施加时间可由经验法则求得。至于施加的是一或多个脉冲，则视所进行的操作而定，如读取操作或编程操作。

偏压调整的脉冲可具有由顶电极120至底电极110的正电压(此处称为穿越存储元件140的正电压)及/或具有由顶电极120至底电极110的负电压(此处称为穿越存储元件140的负电压)。由于金属-氧化物的电阻是由所施加的功率或能量所决定，穿越存储元件140的脉冲电压高度及脉冲宽度可决定氧化钨的电阻。

于读取(或感应)储存于存储单元100的数据数值的操作中，耦接至顶电极120与底电极110的偏压电路(举例来说，参见图9的偏压电路电压及电流源936)可施加穿越存储元件140的偏压调整，其强度与时间可诱发电流且不会使存储元件140发生电阻态改变。存储元件140的电流是由存储元件140的电阻及储存于存储单元100的数据数值所决定。

于编程欲储存于存储单元100的数据数值的操作中，耦接至顶电极120与底电极110的偏压电路(举例来说，参见图9的偏压电路电压及电流源936)可施加穿越存储元件140的偏压调整，其强度足以诱发存储元件140电阻态的可编程改变，进而将数据数值储存于存储单元100内。于此处，存储元件140的电阻是由储存于存储单元100内的数据数值所决定。

如以上所描述的，金属-氧化物材料会因为电阻不稳定而发生持续力的问题，其会降低状态之间的电阻操作区间而导致可靠性的问题或甚至造成装置的失效。

图2显示此存储元件140的电阻状态改变行为的概念示意图，其会搭配此处所描述的本发明第一实施例的编程操作一起作说明。

在图2中，此存储元件140被编程至一较低的电阻状态(状态1)及三个较高的电阻状态(状态2、状态3、状态4)，其中包含一个最高的电阻状态(状态4)。然而可以理解的是，本发明更通常的是包含将存储元件编程至一较低的电阻状态及两个或更多的较高电阻状态。

此存储元件的四个编程状态(状态1、状态2、状态3、状态4)的每一个状态彼此之间没有重叠的对应电阻值，且因此可以根据此存储元件位于哪一个电阻状态的区间内来决定所储存的数据值。在图2中，此存储元件140中的较低电阻状态(状态1)是用来代表储存于存储元件140中数据值的最低电阻状态。在某些实施例中，此存储元件140也可以包含图2中的一初始电阻状态(状态0)，其在某些实施例中也可以用来代表数据。

如图2中的箭头所示，此编程操作是依序从状态1(较低电阻状态)到状态2到状态3到状态4(最高电阻状态)再回到状态1。施加脉冲组A至存储元件140可将电阻状态自状态1改变到状态2，施加脉冲组B至存储元件140可将电阻状态自状态2改变到状态3，施加脉冲组C至存储元件140可将电阻状态自状态3改变到状态4，而施加脉冲组D至存储元件140可将电阻状态自状态4改变到状态1。此脉冲组(或族群)A、B、C和D中的每一个脉冲可以包含一个或多个脉冲。通过此存储元件的电压阶级、电压极性，以及脉冲持续的时间可以在每一实施例中通过实验来决定。此处所使用的”脉冲组”一词，通常是指包含一个或多个脉冲。

图2中的编程操作牵涉到施加包含一系列的脉冲组A、B、C和D中的一个或多个脉冲组的调整偏压至此存储元件140，以改变其电阻状态自一特定的电阻状态至一所欲状态。举例而言，欲将此存储元件140的电阻状态自状态1改变至状态3，必须牵涉施加脉冲组A至存储元件140将电阻状态自状态1改变到状态2，施加脉冲组B至存储元件140将电阻状态自状态2改变到状态3。再举另一例而言，为将此存储元件140的电阻状态自状态4改变至状态3，必须牵涉施加脉冲组D至存储元件140将电阻状态自状态4改变到状态1，施加脉冲组A至存储元件140将电阻状态自状态1改变到状态2，再施加脉冲组B至存储元件140将电阻状态自状态2改变到状态3。

在图2中，脉冲组A、B、C和D亦可以施加用来将此存储元件140的电阻状态自初始电阻状态(状态0)改变至一对应的编程状态。替代地，也可以使用其它的脉冲来达成。

图3是一具有氧化钨(WO_x)存储元件的存储单元的穿透式电子显微镜的影像，及图4是图3中的存储单元利用图2中的编程操作结果。

图3所示的存储单元结构与图1所示的存储单元100结构类似，包含一氮化钛/氮氧化钛的衬垫层，一铝和氮化钛的底电极，以及铝和氮化钛的顶电极。图3中氧化钨(WO_x)存储元件的存储单元是利用一下游等离子体氧化工艺，再接着利用一传统的钨栓塞后段工艺将钨材料沉积于一介层孔内后，再进行化学机械抛光工艺，以完成此存储元件介于钨栓塞与后续形成的氮化钛顶电极之间。用以形成图3中存储单元的氧化钨(WO_x)存储元件的等离子体氧化工艺是由下游等离子体氧化在150℃及氮气和氧气的混合气体中进行400秒。图3中所示的钨栓塞其直径是0.17μm。

在图4的数据中，图2中的脉冲组A、B、C和D每一个包含一单一脉冲施加于此氧化钨(WO_x)存储元件，其结果被归纳于下表中，必须理解的是，本发明并不局限于以下的例子中且这些脉冲组通常是包含一个或多个脉冲。

  脉冲组  电压(V)  脉冲长度  (ns)  上升时间(ns)  下降时间(ns)  A  2.5  50  2  2  B  2.7  50  2  2  C  3.0  50  2  2  D  -2.0  100  2  2

如图4中所示，每一状态的电阻区间约2k欧姆，且状态间的存储区间在100次循环后被维持住，显示此氧化钨存储元件具有良好的循环持续力及表现。

可以由图4中的结果看出，状态1的电阻值分布在循环时是被控制得很好的，其它的状态亦然。然而，在其它的实施例中，或许希望其它状态的电阻分布的波动可以进一步被降低。

图5显示此存储元件140的电阻状态改变行为的概念示意图，其会搭配此处所描述的本发明第二实施例的编程操作一起作说明。

如图5中的箭头所示，此存储元件140的电阻状态改变是从较高电阻状态(状态2、状态3、状态4)的每一个至其它的较高电阻状态时，总是会先改变到较低电阻状态(状态1)。施加脉冲组E至存储元件140可将电阻状态自状态1改变到状态2，且施加脉冲组E’至存储元件140可将电阻状态自状态2改变到状态1。施加脉冲组F至存储元件140可将电阻状态自状态1改变到状态3，且施加脉冲组F’至存储元件140可将电阻状态自状态3改变到状态1。施加脉冲组G至存储元件140可将电阻状态自状态1改变到状态4，且施加脉冲组G’至存储元件140可将电阻状态自状态4改变到状态1。这些脉冲组中的每一个脉冲可以包含一个或多个脉冲。通过此存储元件的电压阶级、电压极性，以及脉冲持续的时间可以在每一实施例中通过实验来决定。在某些实施例中，脉冲组E’、F’和G’是相同的。

图5中的编程操作牵涉到施加通过存储元件140的偏压安排包含一系列的一个或多个脉冲组E、E’、F、F’、G和G’，以改变其电阻状态自一特定的电阻状态至一所欲状态。举例而言，欲将此存储元件140的电阻状态自状态2改变至状态3，必须牵涉施加脉冲组E’以诱发电阻状态自状态2改变到状态1后，再施加脉冲组F以诱发电阻状态自状态1改变到状态3。再举另一例而言，欲将此存储元件140的电阻状态自状态4改变至状态2，必须牵涉施加脉冲组G’以诱发电阻状态自状态4改变到状态1后，再施加脉冲组E以诱发电阻状态自状态1改变到状态2。

图6A和图6B是图3中的氧化钨存储单元利用图5中的编程操作结果。在图6A的数据中，图5中的每一个脉冲组包含一单一脉冲施加于此氧化钨存储元件，其结果被归纳于下表中。

  脉冲组  电压(V)  脉冲长度  (ns)  上升时间(ns)  下降时间(ns)  E  2.0  100  2  2  E’  -2.0  100  2  2  F  2.5  30  2  2  F’  -2.0  100  2  2  G  3.0  30  2  2  G’  -2.0  100  2  2

在图6B的数据中，图5中的每一个脉冲组包含一单一脉冲施加于此氧化钨存储元件，其结果被归纳于下表中。

  脉冲组  电压(V)  脉冲长度  (ns)  上升时间(ns)  下降时间(ns)  E  2.15  50  2  2  E’  -2.0  100  2  2  F  2.35  50  2  2  F’  -2.0  100  2  2  G  2.8  50  2  2  G’  -2.0  100  2  2

如图6A和图6B中所示，较低电阻状态(状态1)仍是被控制得很好的，其它的状态亦然。

图7显示图4和图6B中数据状态的标准差及平均电阻值。如图7中所示，图6B数据中的最高电阻状态(状态4)的标准差是显著地降低。

图8显示此氧化钨存储元件在施加偏压为0.2V、0.4V和0.6V时与测量的读取分布行为关系图。在图8中不同状态的初始值是利用图6B中用以取得数据的脉冲组来获得。状态3和4显示基本上没有读取干扰，而状态1和2显示出小于0.4V时可以对读取干扰免疫。

在图2的操作方法中，一但此存储元件到达了最高电阻状态(状态4)此存储元件会回到较低电阻状态(状态1)才能操作至其它的电阻状态。在图5的操作方法中，此存储元件总是要先回到较低电阻状态(状态1)才能操作至其它的电阻状态。此处所描述的必须先回到较低电阻状态即使此较低电阻状态并不是所欲状态的操作方法显示其导致良好的循环持续力及此存储单元的良好电阻控制能力，因此解决了之前所讨论的可靠性问题。

此处所描述的操作方法是以氧化钨存储元件为例。然而，如以下所描述的，此方法也可以应用在其它金属氧化物，如氧化镍、氧化铝、氧化铜、氧化钴、氧化镁、氧化铪及氧化钛等，或许是因为纤维(可以包含离子或空隙)的组成或破裂缘故，且剩余纤维的数目可以决定此金属氧化物的电阻值。因此，此处所描述的作方法可以延伸至其它金属氧化物，如氧化镍、氧化铝、氧化铜、氧化钴、氧化镁、氧化铪及氧化钛等，因为其特性可以被归纳为根据纤维(可以包含离子或空隙)的组成或破裂所产生的电阻切换行为。

在图4和图6A至图6B的结果中，用以将存储元件的电阻状态自较低电阻状态(状态1)改变至其它电阻状态的脉冲组具有与其它脉冲组相反的电压极性，其或许是对获得良好的循环持续力及此金属氧化物存储单元的良好电阻控制能力是有帮助的。可以观察到的是对此存储元件使用相同的电压极性来改变电阻状态，或许会对此金属氧化物材料产生足以最终会损害及导致装置失效的电性应力。对此存储元件使用相反的电压极性或许可以通过允许此金属氧化物改变至较低电阻状态而复原，以防止上述伤害，进而显示出电阻值是被良好控制住的。

因此，此处所描述的操作方法的某些实施例中，脉冲组中的至少一脉冲是用来改变至较低电阻状态与其它脉冲组中的一个或多个脉冲的至少一个具有相反的电压极性。在其它的实施例中，用来改变至较低电阻状态的脉冲组中的每一脉冲具有跨越此存储元件的一第一电压极性，而其它脉冲组中的一个或多个脉冲的每一脉冲具有与第一电压极性相反的第二电压极性。

图9是可应用此处所描述的本发明具有电阻切换的金属-氧化物为基础的存储元件的集成电路910的简化方块图。此集成电路910包括一个此处所描述具有可编程至一较低电阻状态及其它多个较高电阻状态的金属-氧化物为基础的存储单元阵列912。一个具有形成、读取及编程模式的字线译码器914被电性耦接至多条字线916，其是沿着存储单元阵列912的列方向排列。一位线(行)译码器918被电性耦接至多条沿着存储器阵列912的行排列的位线920以对存储单元阵列912中的金属-氧化物存储单元(未示)进行读取及编程。

地址是透过总线922提供至字线译码器及驱动器914及位线译码器918。方块924中的感应电路(感应放大器)与数据输入结构，是透过数据总线926耦接至位线译码器918。数据是由集成电路910上的输入/输出端或其它集成电路910内或外的数据来源，透过数据输入线928传送至方块924的数据输入结构。其它电路930可以被包含于该集成电路910中，例如一通用目的处理器或特殊目的应用电路，或是一模块的组合，提供由阵列912所支持的单芯片系统功能。数据是由方块924中的感应放大器，透过数据输出线932，传送至集成电路910上的输入/输出端或其它集成电路910内或外的数据目的地。

在此范例所实施的集成电路910包含一控制器934，其具有形成、读取及编程模式，对此处所描述的存储单元阵列912中的存储单元进行编程操作，通过先编程至较低电阻状态以自一第一至一第二较高的电阻状态。该控制器，在此实施例中使用偏压调整状态机构控制电压与电流源偏压电路936来施加包含形成、读取及编程的调整偏压至字线、位线，在某些实施例中还包含源极线。控制器934的应用可以使用，业界所熟知的技术，如特殊目的逻辑电路来实施。在另一实施例中，该控制器934包含一通用目的处理器，其可以实施在相同集成电路上，其执行一计算机程序以控制该装置的操作。在另一实施例中，特殊目的逻辑电路和一通用目的处理器的组合可以被用来实施该控制器934。

如图10所示，阵列912的每个存储单元包括了一个存取晶体管(或其它存取装置，例如二极管)、以及金属-氧化物元件。在图10中，存储单元1030、1032、1034、1036具有其各自的金属-氧化物元件1040、1042、1044、146如图所示，代表可以包含上百万个存储单元的存储阵列的一小部份。这些存储元件可以被编程至一较低的电阻状态以及多个较高的电阻状态。

存储单元1030、1032、1034、1036的每个存取晶体管的源极是共同连接至一源极线1054，源极线1054是在一源极线终端1055结束，例如一接地终端。在另一实施例中，这些存取元件的源极线并未电性连接，而是可独立控制的。在某些实施例中，此源极线终端电路1055可以包含接地终端以外的电路，例如是电压与电流源偏压电路等的偏压电路，以及用以施加调整偏压的译码电路，至源极线1054。

多条字线包括字线1056与1058是沿着第一方向平行地延伸，字线1056、1058是与字线译码器914进行电性通讯。存储单元1030与1034存取晶体管的栅极被连接至一字线，例如字线1056，而存储单元1032与1036存取晶体管的栅极是共同连接至一字线1058。

多条位线包括位线1060、1062是沿着第二方向平行地延伸，且与位线译码器918进行电性通讯。在此例示的实例中，每一个存储元件被安排在对应的存取装置的漏极与对应的位线之间。替代地，存储元件可以安排在对应的存取装置的源极端连接。

必须理解的是，存储单元阵列912并不仅限于图10所示的阵列组态方式，也可以使用其它的阵列组态方式。此外，在某些实施例中，双极性晶体管或是二极管也可以取代金氧半场效晶体管做为存取装置。

存储单元阵列912中的每一存储单元在操作时是根据对应存储元件的电阻值来储存数据。这些数据值可以通过，举例而言，由感应电路924中的感应放大器将一所选取存储单元的位线的电流与一合适的参考电流做比较。可以建立此感应电流使得不同的位线电流区间与三个或多个状态中的每一个相对应。

因此，通过施加合适的电压至字线1056与1058之一及将位线1060、1062之一与一电压源耦接，因而电流可以流经此被选取的存储单元，可达成自存储单元阵列912读取或写入存储单元阵列912。举例而言，通过施加电压至位线1062、字线1056及源极线1054足以开启此存储单元1030的存取晶体管及感应电流自一位线1060至源极线1054的电流路径，或是反之亦然，而可建立一电流路径1080通过此被选取的存储单元(在此范例中存储单元1030和其对应的存储单元1040)。所施加的电压阶级和时间是根据所执行的操作(如读取操作或是写入操作)所决定。

在此存储单元1030的一读取(或感应)操作，字线译码器914用来提供字线1056合适的电压以开启此存储单元1030的存取晶体管。位线译码器918用来提供位线1060合适的电压大小及时间在路径1080感应电流但不会导致存储单元1040进行电阻状态的改变。此流经存储单元1040和位线1060的电流根据此存储单元1040的电阻值，即储存于存储单元1030的数据值。因此，储存于存储单元1030的数据值或许可以由被决定，例如，由感应电路924中的感应放大器将位线1060的电流与一合适的参考电流做比较。

在一编程(或设置)操作将数据储存于此存储单元1030时，偏压电路(例如图9中的电压与电流源偏压电路936)与阵列的偏压调整耦接，其包含施加一个或多个脉冲至位线1060及/或字线1056及/或源极线1054以在路径1080感应电流。通过此存储单元1040的组合脉冲通过此处所描述的编程操作以在存储单元1040感应一可程序的改变，进而储存数据于存储单元1030中。

虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。