用多晶硅做寿命控制层的内透明集电极IGBT制造方法

摘要

用多晶硅做寿命控制层的内透明集电极IGBT制造方法属于半导体器件领域。本发明采用多晶硅层做局域载流子寿命控制层，并利用圆片直接键合工艺将衬底与有源区连结起来，再在表面制造类功率MOS结构，最终制造出一种具有内透明集电极的IGBT，是一种实用可行的制造方法。更重要的是，本发明对于耐压低于1200V的硅材料IGBT，既可以避开难度极高的超薄片加工，提高成品率，又能得到通态电压的正温度系数和更优的综合性能折中曲线。此外，本发明的制造方法和技术思路也同样适用于其他半导体材料。

说明书

技术领域：

本发明涉及一种半导体器件的制造方法，更具体说是涉及一种功率半导体开关器件的制造方法。

背景技术：

绝缘栅双极晶体管(IGBT)的发明带来了电力电子技术的变革，开启了电力电子技术的高频时代，为节约能源，节约材料和减小电力电子设备体积、重量等做出了巨大贡献。IGBT经过近30年的发展，综合性能不断进步。表征不同IGBT产品综合性能改善的重要方式之一，是描绘出代表器件静态功耗的通态电压V_CEsat与代表动态功耗的关断能耗E_off之间的折中曲线。不同IGBT产品的折中曲线中，距离原点越近的，综合性能就越好。

IGBT芯片背面的电极称为集电极，有时又称为背发射极或阳极。集电极与p型集电区(又称背发射区或阳极区)相连，而p型集电区又与n型基区构成集电结(又称背发射结)。当集电结(背发射结)的注入效率偏低、流经集电结或集电区的电流中电子流超过空穴流时，相关结构被称为“透明”的(transparent)集电结、集电区和集电极。1980年代初研究成功并投产的IGBT是非透明集电极穿通型IGBT，今天简称为穿通型IGBT(Punchthrough IGBT，缩写为PT-IGBT)。它在制造中通常用电子辐照减小硅中过剩载流子寿命来提高开关速度。这种方法造成了PT-IGBT的一个重要性能缺陷，即在导通状态下如果保持集电极电流不变则集电极一发射极之间的电压V_CEsat随温度升高而下降，就是常说的具有通态电压负温度系数。这一特性对PT-IGBT并联使用时的均流是不利的。早期开发的PT-IGBT的另一个缺点是，用电子辐照减小过剩载流子寿命的方法是一种全局性的寿命控制，是均匀地作用在整个芯片厚度上的。IGBT后来的发展证明，用全局寿命控制的方法所得到的IGBT的V_CEsat与E_off的折中曲线远未达到最佳的优化，后来研发的局域化寿命控制的PT-IGBT(参见IEEE Electron Device Letters，vol.18，no.7，1997，pp.333-335)和不进行寿命控制的一些新型IGBT如FS-IGBT(Infineon公司)和SPT-IGBT(ABB公司)等，都具有更优化的折中曲线。

1988年，西门子公司发明的透明集电极非穿通型IGBT(Non-Punchthrough IGBT，缩写为NPT-IGBT)采用了透明集电极技术，使NPT-IGBT具有与PT-IGBT相反的电压温度系数，即NPT-IGBT具有电压正温度系数。这是因为NPT-IGBT的集电极是由掺杂浓度较低而且厚度不到1微米的极薄的集电区直接连接到欧姆接触构成，在IGBT关断时存储在IGBT基区中的大量过剩电子能够以扩散流方式穿透极薄的集电区流出到欧姆接触处消失掉，使IGBT基区中存储的电荷迅速消失从而达到迅速关断。既然透明集电极的作用可以使IGBT迅速关断，NPT-IGBT就不需要高能粒子辐照来提高开关速度。因而避免了电子辐照引起的不良的电压负温度系数，而具有由迁移率决定的电压正温度系数。由于透明集电极技术的这种重大优点，自NPT-IGBT发明后新出现的各种IGBT基本都采用透明集电极技术。

然而，现有的采用透明集电极技术的各类IGBT结构，只是对于千伏以上IGBT的制造特别适合；而用于制造耐压不太高的1200V以下的大量应用的IGBT时却遇到一个很大的制造上的困难：因所需的硅片太薄，在包含光刻、刻蚀、离子注入、退火、表面金属化、钝化等在内的制造过程中易发生碎片、翘曲等，使制造难度大大增加，极易导致低成品率和高制造成本。例如Infineon公司耐压为600V的具有透明集电极的电场中止型IGBT(FS-IGBT)的管芯硅片厚度仅有70μm(参见Proc.of ISPSD 2003，pp.63-66)，耐压1200V的也只有100μm稍多一点。因而这种制造技术的推广应用遇到困难。现在世界上能解决这个制造工艺技术难题实现超薄片加工的只有很少几家公司。更何况IGBT还要向耐压600V以下领域发展，它需要更薄的硅片，制造技术上的困难就更大。

在2008年第2期《半导体学报》第348-351页刊出的一篇论文中，作者提出并分析了一种“内透明集电极”的结构和概念，其要点是：在PT-IGBT结构中的p⁺型衬底与n型缓冲层之间加入一层厚度很薄、掺杂浓度低于p⁺衬底的p型内透明集电区，并且在内透明集电区中或附近设置有具有很低过剩载流子寿命的载流子寿命控制层。由于此p型集电区的掺杂浓度低，且位于其内的载流子寿命控制层复合能力强，又距离集电结很近，就使得p型集电区内的情形类似于NPT-IGBT或FS-IGBT的透明集电区，只是该结构用载流子寿命控制层代替了金属电极，所以其集电区是电子流超过空穴流的透明集电区。因该集电区向下需通过较厚的p⁺衬底才能与集电极电极相连，所以相应的结构被称为“内透明”集电区和集电极。内透明集电极IGBT具有通态电压正温度系数，利于并联使用和具有良好的热稳定性。同时，在制造过程中又因具有PT-IGBT的较厚的硅片而利于用现行的非超薄片工艺进行制造，容易实现很高的生产成品率。该论文的思想为击穿电压1200V以内的常用IGBT硅器件提供了一种易于制造又具有电压正温度系数的良好性能的IGBT结构。此外，虽然在上述论文中没有提及，但非常值得额外指出的是，对于相同的耐压要求，由于在厚p⁺衬底的支持下，内透明IGBT的n^-区厚度可以设计得更薄，表征其综合性能的折中曲线将优于虽然用超薄片工艺加工但n^-区厚度在减薄时仍受限于机械强度问题的FS-IGBT。

然而在上述描述内透明集电极IGBT的概念和结构的论文中，并未给出明确具体的制造方法。

最后，从制造工艺上讲，制造非透明集电极PT-IGBT时，通常采用在p⁺单晶衬底上外延n型缓冲层和n^-漂移层的方式进行；而在制造透明集电极NPT和FS型IGBT时，则是对n^-单晶衬底直接进行操作。除了上述最常用的两种方式之外，自1980年代，也有一些公司开始尝试采用硅圆片直接键合(SDB)的方法将p⁺衬底与n型有源区硅片连结起来以替代外延工艺来制作非透明的PT-IGBT，至2000年左右该技术已趋于成熟(参见Proceedings of SPIE，vol.4600(2001)，pp.88-95)。

发明内容：

本发明的目的在于提出一种实用可行的制造方法来实现上述内透明集电极IGBT结构。其最显著的特点是采用多晶硅层做局域载流子寿命控制层，并且器件的衬底与有源区之间采用圆片直接键合工艺实现结合。这种基于成熟工艺的方法和结构，既能在制造过程中避开难度极高的超薄片操作，又能得到通态电压V_CEsat正温度系数的良好特性和比FS-IGBT更好的综合性能折中曲线。此外，除了最常见的硅材料功率器件以外，本发明的制造方法还可推广应用于SiC等其他功率半导体材料。以下，主要结合IGBT硅器件对本发明进行说明，但其技术思想和工艺步骤同样适用于其他半导体材料。

如图1所示，用本发明的制造方法所制造出的IGBT是一种具有多晶硅局域载流子寿命控制层的内透明集电极IGBT，所制造的IGBT自芯片的底面至顶面由集电极电极1、p⁺单晶衬底2、对过剩载流子寿命起局域控制作用的p型多晶硅层3、p型内透明集电区4、n型缓冲层5、n^-基区6和包含发射极7和栅极8在内的类功率MOS结构区9构成，其特征在于制造方法依下列步骤进行：

步骤一：取一个已掺杂的p⁺单晶衬底20，在该p⁺单晶衬底的表面生长一层多晶硅层3。参见图2(a)。

步骤二：取一个已掺杂的n^-单晶圆片60，从该n^-单晶圆片的下表面51掺入n型杂质，并进行退火，形成n型区52。参见图2(b)。

步骤三：将步骤一所形成的生长有多晶硅层3的p⁺单晶衬底的上表面即多晶硅层的上表面31和步骤二所述的单晶圆片的下表面51在去除自然氧化层或者因实施步骤一、二而可能生成的表面氧化层后，使两者紧密接触，实施圆片直接键合工艺，并进行退火，使两个圆片结合成整体圆片10，两个圆片键合处为圆片键合界面11，最下层为未减薄的p⁺单晶衬底20，最上层为n^-单晶层61。参见图2(c)。

步骤四：将整体圆片10的上表面即n^-单晶层61的上表面利用研磨、抛光工艺减薄，使剩余的n^-层即n^-基区6的厚度符合器件耐压要求，并且表面成为光滑的镜面。参见图2(d)，其中被研磨去除的部分用虚线表示。

步骤五：参见图2(e)，在n^-基区6的上表面，制作包含发射极7和栅极8在内的类功率MOS结构9。

同时，经过步骤三至步骤五的加工，由于其间会经历若干近千度或上千度的高温过程，所以由步骤二所形成的n型区52内的杂质会向上扩散，形成n型缓冲层5；p⁺单晶衬底20和多晶硅层3中所包含的p型杂质也会向上扩散，最终在圆片键合界面11和n型缓冲层5之间形成p型内透明集电区4。参见图2(e)。

步骤六：从p⁺单晶衬底20的下表面将p⁺单晶衬底减薄，并制作金属电极，最终形成串联电阻大为减小的p⁺单晶衬底2和器件的集电极电极1。参见图2(f)，其中因减薄而去除的部分用虚线表示。

以上六个步骤需进一步说明的问题如下：

1)实施步骤一时，所涉及的p⁺单晶衬底20的掺杂浓度应在1×10¹⁷—1×10¹⁹cm^-3之间选取。对于硅器件，优选的掺杂范围在5×10¹⁷—8×10¹⁸cm^-3之间。因为p⁺单晶衬底20中的杂质在后续的高温过程中会穿过多晶硅层3扩散到圆片键合界面11上方的n型圆片中形成内透明集电区4，是内透明集电区4和多晶硅层3的p型掺杂来源；同时，p⁺单晶衬底20又要最终从下表面减薄以减小串联电阻。所以，p⁺单晶衬底20的掺杂浓度的具体取值，应综合考虑器件加工过程的热预算、最终实现的p型多晶硅层3的掺杂浓度和厚度、p型透明集电区4的浓度和厚度、以及p⁺衬底20最终的减薄厚度等因素来确定。另外，按照本发明的思想，p⁺衬底20的厚度至少要在200μm以上，以获得足够的机械强度承受后续各个工序中的机械、化学、物理和热处理加工而不碎片。事实上，按照半导体器件制造领域的常规和通行标准，衬底圆片的原始厚度通常都在500μm以上，足以满足上述要求。

2)本发明的步骤一所述的多晶硅层3的生长，可以利用半导体工业通用的硅烷热分解低压化学气相淀积(LPCVD)方法进行。并且在生长之后，在后续的工序中不应使用专门用来提高多晶硅层载流子寿命和迁移率的技术和方法。这样做的目的，是为了让多晶硅层3中的过剩载流子寿命保持在10ns甚至1ns以下，结合多晶硅较低的载流子迁移率，可使其内的载流子扩散长度保持在1μm以内。换言之，多晶硅层3将构成对过剩载流子具有很强复合效力的、内透明集电极IGBT所必需的局域载流子寿命控制层。

3)在按步骤一生长多晶硅层3时，可以生长不掺杂的多晶硅，也可以边生长边进行p型掺杂。简言之，就是边生长边掺杂的掺杂浓度可为取为0—1×10²⁰cm^-3，其中浓度为0时，表示不掺杂。实际实施时，优选的工艺是不掺杂工艺。这是因为：一方面，不掺杂的生长工艺更加简便易控。另一方面，即便多晶硅层3在生长时不掺杂，也会因后续的圆片直接键合后的退火工序，以及制造表面类功率MOS结构区9时发生的高温加工工序，使p⁺单晶衬底层20中的p型杂质向上扩散进入到多晶硅层3，使其成为p型掺杂的多晶硅。与此同时，由于这样的多晶硅吸收、滞留了一部分p型杂质(而且由于多晶硅内部的结构特点，其内的杂质从宏观的尺度看基本是均匀分布的，故这种吸收能力比单晶强)，则从p⁺单晶衬底20出发经多晶硅层3向上扩散进入到n型单晶区形成内透明集电区4的p型杂质将有相当程度的减少，这种扩散量的减少会使内透明集电区的浓度降低，结深减小，只要控制得合适，反而是有利于提高内透明集电区的“透明”程度，即有利于增大电子流的比例，改善开关特性和温度特性。此外，为了保证局域载流子寿命的控制效果，同时又要使集电极串联电阻不因多晶硅层3的存在而有明显增加，按步骤一所生长的多晶硅层3的厚度应该控制在0.1—5μm之间，优选的取值范围可以是0.5μm—1.5μm。

4)实施步骤二时，所选取的n^-单晶圆片60的掺杂浓度应与n^-基区6的厚度(经步骤四减薄后的n^-单晶层剩余厚度)、类功率MOS结构区9中的p阱结深、n型缓冲层5的厚度以及器件所需的耐压相匹配。例如，当硅IGBT的耐压为600V级时，n^-单晶圆片的掺杂浓度可以在7×10¹³—3×10¹⁴cm^-3之间选取。另外，与步骤一中的p⁺单晶衬底20类似，按照半导体器件制造领域的常规和通行标准，未进行加工之前步骤二所述的n^-单晶圆片60的原始厚度也应该在几百微米的量级。这些知识是功率半导体领域的技术人员所公知和通用的，根据这些知识，因器件耐压变化和圆片机械强度的要求不同而做出的圆片参数的任何改变都应包含在本发明的涵盖范围以内。

5)实施步骤二所述的从n^-单晶圆片60的下表面51掺入n型杂质时，可以用扩散或离子注入方式实现，掺杂剂量为10¹³—10¹⁶cm^-2。具体数值需综合考虑整个工艺过程的热预算、p型内透明集电区4的最终浓度和结深以及n型缓冲层5的最终浓度和厚度等因素来确定。

6)步骤二所述的n型掺杂的退火工艺需具体说明如下。如果是离子注入的掺杂方式，则退火必然是在注入掺杂后进行的，其作用包括修复注入引起的晶格损伤、激活杂质和将杂质向上预推进到一定深度等。而如果采用扩散掺杂方式，则由于其掺杂工艺通常就是在高于800℃的温度下进行的，所以扩散掺杂过程本身就可以视为步骤二所述的退火过程。如果温度较高，例如超过1000℃，则经过此过程，杂质不仅被掺入，而且也有一定程度的向上推进。当然，在扩散掺杂之后亦可根据情况增加一次无杂质源介入的高温退火，以便控制住掺杂总量，并将杂质向上进一步预推进到所需的深度。当需要追加后一次退火时，我们将两次退火过程合并，视作并表述为一个总的退火过程。以上所有情况下，所涉及的退火温度和时间，都需要综合考虑整个工艺过程的热预算、p型内透明集电区4的最终浓度和结深以及n型缓冲层5的最终浓度和厚度等因素来确定，通常温度可以在800—1200℃范围内选取，时间可在10s至5小时范围内选取。

7)步骤三所述的圆片在机械键合之后，通常都要施加一个退火工序，以增强键合强度，减少空洞(void)密度，使二者在机械学和电学上都形成全面的结合，让整体圆片10能够承受后续各种机械、化学、热处理等加工工序而不再解理为两个圆片，且键合界面11对器件的导电不形成明显的阻碍。退火的温度可在300—1200℃范围内，时间可在10分钟—15小时范围内选取。就单纯的圆片键合来说，通常是温度越高，最终键合的效果越好。但由于键合后的圆片在制造表面类功率MOS结构区9时还会有机会承受高温过程，所以，从整个制造过程的热预算控制和p⁺单晶衬底20中杂质向上扩散的结深控制的角度出发，步骤三中的退火温度、时间的设计在保证足够大的键合强度的前提下要尽可能偏弱些，至少要弱于后续制造表面类功率MOS结构的常规工序中具有最高加工温度的过程。例如，制造类功率MOS结构时p阱的推进工艺所使用的温度通常最高，往往在1100—1150℃的高温下进行2—6小时，对此应给予充分的考虑。

8)实施步骤四所述的n^-单晶层61减薄工序后，圆片整体的厚度约为p⁺单晶衬底20的厚度与剩余的n^-单晶层即n^-基区6的厚度之和。如前所述，p⁺单晶衬底20的厚度至少要200μm，通常为500μm以上，而n^-基区6的厚度根据耐压指标不同，对于硅器件可在几十至几百微米范围变化。所以，此时整个硅片的厚度至少在200—300μm以上，典型值在500—600μm以上。这样的厚度所构成的机械强度可以很容易地承受住后续的各种加工工序而不碎片，使得整个加工过程中除最后一步(步骤六)按半导体器件制造业的常规进行背面减薄和背面金属化时可能将整体片厚减薄至100—200μm之外，其余都是厚片加工工序。这就彻底避免了当前制造高性能IGBT时(如Infineon公司的FS-IGBT)在中间的制造过程和工序中(如光刻、刻蚀、离子注入、高温退火、正面金属化、钝化等)就需要采用超薄片加工技术(600V器件薄至70μm)的局面，大大降低了工艺难度，有利于提高成品率和降低成本。

综上所述，本发明采用多晶硅层作为局域载流子寿命控制层，并利用圆片直接键合工艺将衬底与有源区连结起来，再在表面制造类功率MOS结构，最终制造出一种具有内透明集电极的IGBT。其中的每个制造步骤所涉及的每个单项工艺或工序，都是半导体工业领域成熟的和通用的技术。功率半导体器件领域的技术人员只要遵循本发明的技术思想、制造步骤和参数范围，再利用通用的和公知的知识、技术和手段，就可以根据器件的耐压、电流和动态参数等指标要求设计出每一个制造步骤所涉及的具体的材料参数和工艺参数，最终完成内透明集电极IGBT的制造。因此，本发明是一种实用可行的制造方法。更重要的是，本发明的制造方法对于耐压低于1200V的IGBT硅器件，既可以避开难度极高的超薄片操作，又能得到通态电压V_CEsat的正温度系数以及比现有IGBT更好的综合性能折中曲线，因而具有重要价值。此外，本发明的制造方法和技术思路也同样适用于SiC等其他半导体材料。

附图说明：

图1用本发明制造方法实现的平面栅内透明集电极IGBT的元胞结构

图2本发明制造方法的工艺步骤示意图(以平面栅工艺为例)

(a)步骤一

(b)步骤二

(c)步骤三

(d)步骤四(被研磨去除的部分用虚线表示)

(e)步骤五

(f)步骤六(被研磨去除的部分用虚线表示)

图3本发明制造方法实现的600V内透明集电极IGBT的内部掺杂分布示意图(沿图1中A-A’方向)

图4用本发明制造方法实现的沟槽栅内透明集电极IGBT的元胞结构

1—集电极电极

20—未减薄的p⁺单晶衬底

2—p⁺单晶衬底

3—多晶硅层

31—多晶硅层的上表面

4—p型内透明集电区

5—n型缓冲层

51—n^-单晶圆片的下表面

52—n型区

60—n^-单晶圆片

61—n^-单晶层

6—n^-基区

7—发射极

8—栅极

9—类功率MOS结构区

10—整体圆片

11—圆片键合界面

具体实施方式：

实施例1

本实施例中所制造的是一种600V平面栅内透明集电极IGBT硅器件。按照本发明的制造方法和步骤(参见图2)逐步实施，即可制造出如图1所示的最终结构。具体的过程及其关键参数如下。

第一步，选取掺硼浓度为7.5×10¹⁸cm^-3、厚度为500—600μm的p⁺单晶硅衬底20，并在其上表面用硅烷热分解LPCVD的方法生长一层不掺杂的多晶硅层3，生长温度为625℃，厚度控制在1μm左右。参见图2(a)。

第二步，如图2(b)所示，另选取掺磷浓度为7×10¹³cm^-3的n^-硅单晶圆片60，先将该n^-圆片的下表面51热生长一薄层SiO₂屏蔽层(图2(b)中未给出)，然后实施磷离子(P⁺)注入，剂量为4×10¹⁴cm^-2，再利用1000℃、60s的快速热退火(RTA)工艺修复晶格损伤并激活磷杂质，从而在n^-单晶圆片的下表面51附近形成高浓度的n型区52。

第三步，如图2(c)所示，将上表面生长了多晶硅层3的p⁺单晶衬底20与下表面掺入了高浓度n型杂质的n^-单晶圆片60实施硅片直接键合，形成整体圆片10，并进行退火以去除空洞、增强二者的机械和电学连结。其中，相接触的两个键合面分别是去除了自然氧化层的多晶硅层3的表面31和去除了屏蔽氧化层的n^-单晶圆片的下表面51(为简明起见，所去除的两种氧化层在图2(a)、(b)中未给出)，键合后的退火条件为950℃，30min。

第四步，如图2(d)所示，从整体圆片10的上表面将n^-单晶层61通过研磨和抛光工艺减薄，使n^-层剩余部分即n^-基区6的厚度控制在55—60μm，表面呈光滑镜面。此时，由于很厚的p⁺单晶衬底20的存在，整体圆片的厚度仍超过500μm，具有很好的机械强度。

第五步，如图2(e)所示，在研磨、抛光后的剩余n^-层即n^-基区6的表面采用平面栅型IGBT通用工艺制造类功率MOS结构区9，其中p阱的结深约为5μm。制造这样的结构所经历的热过程，再结合步骤二、三所述的退火过程，就使得在表面形成类功率MOS结构区9的同时：1)多晶硅层3由于p⁺衬底中杂质的上扩散被掺杂为p型，掺杂浓度在10¹⁸cm^-3或稍低，其内的过剩载流子寿命可低于1ns，是一个不明显增加串联电阻且效力良好的局域载流子寿命控制层；2)衬底p型杂质穿越多晶硅层3的上扩散，以及n型区52内的n型杂质的上扩散，最终会在多晶硅层3的上方连续形成厚度为0.8—1μm、峰值浓度为10¹⁸cm^-3或稍低的p型内透明集电区4，以及厚度约为5μm、峰值浓度在3×10¹⁷cm^-3的n型缓冲层5。注意，此处p型内透明集电区4和n型缓冲层5内的杂质分布都是因扩散而形成的不均匀分布(参见图3)。

第六步，整体硅片从背面(即p⁺单晶衬底20的背面)减薄，使硅片总厚度减至200μm，再进行背面金属化形成集电极电极1，参见图2(f)。

图1和图3分别给出了最终实现的元胞结构剖面示意图和沿图1中A-A’方向的内部掺杂示意图。

最后制成的就是一个性能良好的600V平面栅内透明集电极IGBT，无需超薄片加工，具有通态电压正温度系数(室温和高温下两条I_C-V_CEsat导通特性曲线交点处的电流低于额定电流的一半)。同时，由于其n^-层的厚度比前述70μm FS-IGBT的厚度更薄，当表面类功率MOS结构的元胞形状、尺寸和密度相同或相近时，该内透明集电极IGBT可获得更优的性能，其折中曲线更靠近E_off-V_CEsat图的原点，相同V_CEsat下，E_off改善可达10—25％。

实施例2

本实施例中所制造的是一种600V沟槽栅内透明集电极IGBT硅器件。其制造步骤及相关材料参数和工艺参数与实施例1基本相同，只是在实施步骤五制造类功率MOS结构时，将平面栅工艺改为当前通用的沟槽栅工艺即可。最终制造出的结构参见图4。

所制成的是一个性能良好的600V沟槽栅内透明集电极IGBT，无需超薄片加工，具有通态电压正温度系数(室温和高温下两条I_C-V_CEsat导通特性曲线交点的电流低于额定电流的一半)。当表面类功率MOS结构的元胞形状、尺寸和密度相同或相近时，该内透明集电极IGBT可获得比FS-IGBT更优的性能，其折中曲线更靠近E_off-V_CEsat图的原点，相同V_CEsat下，E_off改善可达10—25％。

最后要说明的是：以上实施例仅用以说明本发明而非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，均应涵盖在本发明的权利要求范围当中。