节省引脚数的小尺寸集成电路封装方法与装置

摘要

本发明涉及一种节省引脚数的小尺寸集成电路封装方法与相关装置。集成电路上可归类设置第一组、第二组与第三组引脚，而本发明在集成电路封装的基底上设置围绕芯片的第一导电环与第二导电环，使该芯片可经由多个第一导电连接、该第一导电环与至少一第二导电连接而导通至该集成电路上的第二组引脚；也使该芯片可经由多个第三导电连接、该第二导电环与多个第四导电连接而导通至该集成电路上的第三组引脚。其中，所述多个第四导电连接于第二导电环上实质等距分布。本发明能有效减少引脚的数量。