...
机译:通过引脚分配优化将集成电路封装中的接地噪声降至最低
circuit CAD; circuit optimisation; integrated circuit design; integrated circuit modelling; integrated circuit noise; integrated circuit packaging; minimisation; simulated annealing; CAD; design; ground noise minimization; integrated circuit packages; leadframe; mode;
机译:通过引脚分配优化将集成电路封装中的接地噪声降至最低
机译:通过引脚分配优化将集成电路封装中的接地噪声降至最低
机译:通过优化引脚分配,将集成电路封装中的接地噪声降至最低
机译:集成电路封装中的接地噪声估计和最小化
机译:集成电路封装和印刷电路板中的接地噪声最小。
机译:常规胸部计算机断层扫描术中的可行剂量减少:使用最后三代扫描仪来保持恒定的图像质量:从滤波反投影到经国歌会确认的迭代重建以及新型全集成探测器设计的影响可将电子噪声降至最低
机译:最小化微功率CmOs集成电路中噪声的设计考虑因素