在集成电路绝缘体上应变硅中通过布局优化的选择性单轴应力弛豫

摘要

一种集成电路(200)，包括NMOS和PMOS晶体管(220，230)。NMOS(220)具有应变沟道，该应变沟道具有分别沿第一和第二轴的第一和第二应力值。PMOS(230)具有应变沟道，该应变沟道具有分别沿第一和第二轴的第三和第四应力值。第一应力值不同于第三应力值，并且第二值不同于第四值。NMOS(220)和PMOS(230)具有共同的长度(L)和有效宽度(W)，但是扩散长度(SA)和/或源/漏宽度(WS)不同。NMOS WS可以超过PMOS WS。NMOS(220)在栅下方的有源层中可以包括多个介电结构。PMOS(230)的SA可以小于NMOS(220)的SA。该集成电路可以包括在NMOS(220)上的氮化硅的拉伸应力器以及在PMOS(230)上的氮化硅的压缩应力器。