静电放电保护电路及其制造方法和具有其的液晶显示设备

摘要

本发明涉及一种静电放电保护电路及其制造方法和具有该静电放电保护电路的液晶显示设备。通过改变静电放电保护电路的连接结构，减小了静电放电保护电路的宽度和长度，其中该静电放电保护电路形成在信号线上，该信号线包括液晶显示面板的选通线、数据线和公共电压线。在用于静电放电保护电路的晶体管的连接节点区域上形成接触孔，使得该连接节点直接连接到与该连接节点相邻的源极/漏极。

说明书

技术领域

本发明涉及具有静电放电保护电路的液晶显示设备。

背景技术

本申请要求于2007年10月23日提交的韩国专利申请 No.10-2007-0106914在35U.S.C§119下的优先权，通过引用将其全部内 容合并于此。

液晶显示设备是平板显示设备，其中电场被施加到具有液体的流动 性和晶体的光学特性的液晶分子上以改变这些液晶分子的光学各向异 性。和常规阴极射线管相比，液晶显示设备具有低的功耗和小的体积。 此外，液晶显示设备能够制造成较大尺寸并能显示高清晰度的图像，从 而液晶显示设备得到广泛应用。

这种液晶显示设备包括用于显示图像的液晶显示面板和用于向该液 晶显示面板施加驱动信号的驱动电路。该液晶显示面板包括彼此组合在 一起同时彼此间隔开的第一基板和第二基板以及插入该第一基板和该第 二基板之间的液晶层。

依赖于液晶分子的特性和图案结构，这种液晶显示设备具有各种模 式。液晶显示设备包括TN模式(扭曲向列模式)液晶显示设备、多畴 (multi-domain)模式液晶显示设备、OCB模式(光学补偿双折射模式) 液晶显示设备、IPS(共面转换模式)液晶显示设备以及VA模式(垂直 取向模式)液晶显示设备。

在TN模式液晶显示设备中，液晶分子的指向矢(director)配向， 使得指向矢以90度扭曲，然后向液晶分子施加电压以控制这些液晶分子 的指向矢。

在多畴模式液晶显示设备中，一个像素被划分为多个畴，使得这些 畴具有彼此不同的主视角，由此实现宽视角。

在OCB模式液晶显示设备中，补偿膜被附接到基板的外表面以根据 光的传播方向来补偿光的相位变化。

在共面转换模式液晶显示设备中，在单个基板上形成两个电极，使 得液晶分子的指向矢在与配向层平行的平面内扭曲。

在VA模式液晶显示设备中，通过使用负型液晶分子和垂直配向层， 液晶分子的主轴垂直配向于该垂直配向层。

同时，在液晶显示设备中，在用于施加驱动信号的选通线和用于施 加图形数据信号的数据线的交点处限定有以距阵形式设置的多个像素区 域。像素电极和用于传送从数据线施加的数据信号的薄膜晶体管(此后， 成为“TFT”)布置在每个像素区域上。

无论液晶显示设备为何种模式，在液晶显示设备中均形成有静电放 电保护电路，以保护元件和诸如选通线、数据线以及公共电压线之类的 信号线在制造工艺期间或者在使用液晶显示设备时不被从LCD的外部或 内部产生的静电损坏。该静电放电保护电路布置于施加有公共电压的公 共电压线、选通线和数据线它们的末端之间。

然而，因为液晶显示设备被制造成小尺寸和高分辨率，用于形成静 电放电保护电路的空间减小，导致难以设计静电放电保护电路。具体而 言，由于静电放电保护电路是通过将多个晶体管彼此连接而形成，如果 选通线或数据线之间的间隔狭窄，在制造工艺期间在线之间可能发生短 路缺陷。

最近，用于显示运动图像的各种便携式显示设备已经得到广泛应用。 这种便携式显示设备被制造成小尺寸并需要高分辨率。因而，非常需要 适于狭窄空间的静电放电保护电路。

发明内容

因此，本发明涉及一种基本消除了由于现有技术的局限和缺点而导 致的一个或更多个问题的液晶显示设备。

本发明提供了一种静电放电保护电路、其制造方法以及具有该静电 放电保护电路的液晶显示设备，其通过改变在包括选通线、数据线和公 共电压线的信号线上形成的静电放电保护电路的连接结构而能够减小静 电放电保护电路的宽度和长度。

本发明提供了一种静电放电保护电路、其制造方法以及具有该静电 放电保护电路的液晶显示设备，其中在用于该静电放电保护电路的晶体 管的连接节点区域中形成接触孔，使得该连接节点区域能够直接连接到 相邻晶体管的源极/漏极。

本发明的其他特征和优点将在随后的说明中部分地进行阐述，对于 本领域技术人员来说一部分将从这些说明中变得清楚，或者可以通过实 施本发明而获知。本发明的这些目的和其他优点将由在说明书及其权利 要求书以及附图中具体指出的结构而实现并获得。

在一个实施方式中，静电放电保护电路包括：多个信号线；多个栅 极，所述多个栅极布置在这些信号线中的奇数信号线和与这些奇数信号 线相邻的偶数信号线之间；源极/漏极，所述源极/漏极分别布置在这些栅 极上以形成多个晶体管；以及连接节点，所述连接节点分别与位于栅极 上的所述源极/漏极平行并与所述源极/漏极相邻，其中所述连接节点直接 连接到相邻晶体管的所述源极/漏极并通过接触部连接到形成在所述源极 /漏极下方的所述栅极。

在另一实施方式中，一种制造静电放电保护电路的方法包括以下步 骤：在基板上形成多个选通线、公共电压线和彼此隔离的多个栅极，这 些栅极在多个晶体管区域和多个连接节点区域上形成；在所述栅极上形 成栅极绝缘层(gate insulating layer)；在与所述晶体管区域中的所述栅极 相对应的栅极绝缘层上形成沟道层和源极/漏极，并在所述连接节点区域 中形成多个数据线同时暴露出所述栅极；在所述基板上形成保护层，随 后对该保护层进行构图以暴露出位于所述连接节点区域处的所述源极/漏 极；以及在所述连接节点区域中形成接触部，使得所述源极/漏极和所述 栅极通过所述接触部电连接。

在又一实施方式中，一种液晶显示设备包括：多个选通线以及包括 奇数线和偶数线的多个数据线；电连接在所述奇数线和所述偶数线之间 的静电放电保护电路；以及电连接到所述静电放电保护电路的公共电压 线，其中所述静电放电保护电路包括多个彼此电连接的多个晶体管，所 述晶体管被划分为晶体管区域和连接节点区域，并且其中所述晶体管包 括：形成在所述晶体管区域和所述连接节点区域上的栅极；形成在所述 晶体管区域的所述栅极上的沟道层；形成在所述沟道层上的源极/漏极； 第一连接节点和第二连接节点，它们分别具有与形成在所述连接节点区 域上的所述栅极重叠并从所述源极/漏极延伸的部分；以及接触部，所述 第一连接节点和所述第二连接节点通过该接触部与所述栅极直接电连接。

应当理解，上文对本发明的概述与下文对本发明的详述都是示例性 和解释性的，旨在提供对如权利要求所述发明的进一步解释。

附图说明

附图被包括进来以提供本发明的进一步理解并被并入而构成了本申 请的一部分，附图例示了本发明的实施方式并与说明书一起用于说明本 发明的原理。

图1是代表根据本发明的液晶显示设备的面板的示意图；

图2是代表在根据本发明的液晶显示面板的数据线的一端形成的静 电放电保护电路的电路图；

图3是代表图2的静电放电保护电路的视图，该静电放电保护电路 形成在液晶显示面板的阵列基板上；

图4是沿着图3的I-I’线和II-II’线截取的剖面图；以及

图5A至图5D是代表根据本发明的液晶显示设备的制造工艺的剖面图。

具体实施方式

此后，将参照附图详细描述根据本发明的实施方式。

应当注意，相同的附图标记将用于指代附图中相同的元件或部分。 在实施方式中，如果对已知功能和结构的详细描述使得实施方式的主题 不清楚，则将其省略。

在对实施方式的描述中，应当理解，当一个层(或膜)、区域、图案 或结构被称为在另一基板、另一层(或膜)、另一区域、另一接点或另一 图案“上(上方/之上/上面)”或“下(下方/之下/下面)”时，它可以直接 位于所述其他基板、层(或膜)、区域、接点(pad)或图案上，或者还 可以存在中间层。并且，应当理解，当一个层(或膜)、区域、图案或结 构被称为位于两个层(或膜)、两个区域、两个图案或两个结构“之间”时， 它可以是这两个层(或膜)、两个区域、两个接点或两个图案之间的唯一 的层，或者还可以存在一个或更多个中间层。因而，应当通过本发明的 技术思想进行确定。

下面，将参照附图详细描述根据本发明的实施方式。

图1是代表根据本发明的液晶显示设备的面板结构的示意图。

如图1所示，液晶显示设备10包括用于显示图像的液晶显示面板 15、均与液晶显示面板15电连接的栅极驱动器30和数据驱动器20。此 外，液晶显示设备10包括用于对栅极驱动器30和数据驱动器20的操作 进行控制的定时控制器60。

由彼此交叉的栅极线GL1至GLm(此后称为“GL”)和数据线DL1 至DLn(此后称为“DL”)限定的多个像素区域以矩阵的形式设置在液晶 显示面板15上，其中，m、n是正整数。显示区域由像素区域限定。即， 显示区域包括多个像素区域。液晶像素形成在每个像素区域上。

在单个帧周期(例如，垂直同步信号周期)期间，栅极驱动器30顺 序地使能多个选通线GL1至GLm预定的周期(例如，水平同步信号的 周期)。为此，栅极驱动器30生成多个选通信号。每个选通信号包括选 通使能脉冲。选通使能脉冲在水平同步信号的每个周期顺序地移位。选 通使能脉冲的宽度可以与水平同步信号的周期相同。选通使能脉冲在相 对于选通线的每个帧周期中生成一次。栅极驱动器30响应于从定时控制 器60输出的选通控制信号GCS来生成选通信号。选通控制信号GCS包 括选通起始脉冲GSP、至少一个选通移位时钟GSC以及选通输出使能 GOE。选通起始脉冲GSP基于帧的起始点维持与水平同步信号的单个周 期相对应的预定逻辑值(例如，高逻辑值)。

只要选通线GL1至GLm之一被使能，数据驱动器20就发送与数据 线DL1至DLm的数量(即，设置在单个选通线上的液晶像素的数量) 相对应的像素数据信号VDd。单个选通线的像素数据信号VDd经过相应 的数据线DL分别被提供给液晶显示面板15上的液晶像素。设置在选通 线GL上的液晶像素允许与像素数据信号VDd的电压电平相对应的光从 中穿过。数据驱动器20被顺序地输入来自于定时控制器60的像素数据 信号VDd，并响应于数据控制信号DCS而向每个数据线发送像素数据信 号VDd。

定时控制器60从外部视频源(未示出，例如，包括在电视接收机中 的图像解调模块或包括在计算机系统中的图形模块)接收同步信号 SYNC。同步信号SYNC包括数据时钟信号(Dclk)、数据使能信号(DE)、 水平同步信号(Hsync)和垂直同步信号(Vsync)。定时控制器60通过 使用同步信号SYNC而生成选通控制信号GCS。为使栅极驱动器30生成 选通信号，选通控制信号GCS是必须的，该选通信号用于针对每一帧顺 序地扫描液晶显示面板15上的选通线GL1至GLm。此外，定时控制器 60生成数据控制信号DCS。数据控制信号DCS是必须的，以使数据驱 动器20在使能选通线GL的每个周期输入单个线的像素数据信号VDd， 并输出模拟类型的像素数据电压，该模拟类型的像素数据电压是从顺序 地输入的单个线的像素数据电压VDd转换而来。此外，定时控制器60 从视频源接收由帧单元(图像单元)划分的像素数据流VDi。定时控制 器60将单个帧的像素数据流VDi划分为像素数据信号VDd，随后将像 素数据信号VDd发送到数据驱动器20。

第一静电放电保护电路26和第二静电放电保护电路25分别布置于 选通线GL1至GLm和数据线DL1至DLn的端部。这些第一静电放电保 护电路26中的每一个与彼此相邻的一对奇数选通线和偶数选通线对应地 布置。这些第二静电放电保护电路25中的每一个与彼此相邻的一对奇数 数据线和偶数数据线对应地布置。此外，第一静电放电保护电路26和第 二静电放电保护电路25电连接到公共电压线40，该公共电压线沿着液晶 显示面板15的外围(非显示区域)布置。

因而，如果静电被施加到液晶显示面板15的选通线GL1至GLm和 数据线DL1至DLn，借助于第一静电放电保护电路26和第二静电放电 保护电路25，选通线GL1至GLm和数据线DL1至DLn可以具有与公共 电压线40的电势相等的电势，由此保护了内部元件和信号线。

图2是代表在根据本发明的液晶显示面板的数据线的端部形成的静 电放电保护电路的电路图，图3是代表图2的静电放电保护电路的视图， 该静电放电保护电路形成在液晶显示面板的阵列基板上。

如图2和图3所示，根据本发明的静电放电保护电路包括5个晶体 管Tr-1、Tr-2、Tr-3、Tr-4和Tr-5。尽管下面的描述集中于布置在数据线 DL1至DLn的端部的静电放电保护电路，但布置在选通线GL1至GLm 的端部的静电放电保护电路具有相同的结构。此外，尽管在图中示出了 包括5个晶体管的静电放电保护电路，但本发明不限于此，且静电放电 保护电路可以包括至少两个晶体管。

在第二静电放电保护电路25中，第一晶体管Tr-1的源极S1和栅极 G1以及第二晶体管Tr-2的漏极D2连接到奇数数据线DL2n+1的端部的 第一连接节点Nd1。在第二静电放电保护电路25中，第五晶体管Tr-5的 漏极D5和栅极G5以及第四晶体管Tr-4的源极S4连接到偶数数据线 DL2n的端部的第五连接节点Nd5。根据本发明，在奇数数据线DL2n+1 和偶数数据线DL2n的端部，第一晶体管Tr-1的源极S1被划分为彼此平 行的两个部分，且第五晶体管Tr-5的漏极D5被划分为彼此平行的两个 部分。源极S1的一个部分用作第一晶体管Tr-1的电极，且源极S1的另 一部分用作第一连接节点Nd1的连接部。类似地，漏极D5的一个部分 用作第五晶体管Tr-5的电极，漏极D5的另一部分用作第五连接节点Nd5 的连接部。

此外，布置在静电放电保护电路25中间的第三晶体管Tr-3的栅极 G3与公共电压线40、第二晶体管Tr-2的源极S2和第四晶体管Tr-4的漏 极D4一起共同连接到第三连接节点Nd3。第二晶体管Tr-2的栅极G2与 第一晶体管Tr-1的漏极D1和第三晶体管Tr-3的源极S3一起共同连接到 第二连接节点Nd2。第四晶体管Tr-4的栅极G4与第三晶体管Tr-3的漏 极D3和第五晶体管Tr-5的源极S5一起共同连接到第四连接节点Nd4。 根据本发明，为了减小静电放电保护电路的每个晶体管的宽度W和 长度L，第一晶体管Tr-1、第二晶体管Tr-2、第三晶体管Tr-3、第四晶体 管Tr-4和第五晶体管Tr-5它们的源极/漏极彼此平行地布置在奇数数据线 和与奇数数据线相邻的偶数数据线之间。

即，如图3所示，第一晶体管Tr-1的源极/漏极S1/D1、第三晶体管 Tr-3的源极/漏极S3/D3和第五晶体管Tr-5的源极/漏极S5/D5平行于第二 晶体管Tr-2的源极/漏极S2/D2和第四晶体管Tr-4的源极/漏极S4/D4。此 外，第二连接节点Nd2和第四连接节点Nd4分别形成在第二晶体管Tr-2 的栅极G2和第四晶体管Tr-4的栅极G4上。第一连接节点Nd1、第三连 接节点Nd3和第五连接节点Nd5分别形成在第一晶体管Tr-1的栅极G1、 第三晶体管Tr-3的栅极G3和第五晶体管Tr-5的栅极G5上。

因而，第一接触孔50形成在在第一连接节点至第五连接节点Nd1、 Nd2、Nd3、Nd4和Nd5中，使得第一连接节点至第五连接节点Nd1、Nd2、 Nd3、Nd4和Nd5与形成在第一连接节点至第五连接节点Nd1、Nd2、Nd3、 Nd4和Nd5下方的栅极G1、G2、G3、G4和G5电连接。此外，接触部 70a、70b、70c、70d和70e使得源极/漏极S1/D1、S2/D2、S3/D3、S4/D4 和S5/D5电连接到与源极/漏极S1/D1、S2/D2、S3/D3、S4/D4和S5/D5 相邻的栅极G1、G2、G3、G4和G5。此外，第一晶体管Tr-1、第二晶体 管Tr-2、第三晶体管Tr-3、第四晶体管Tr-4和第五晶体管Tr-5它们的第 一栅极G1、第二栅极G2、第三栅极G3、第四栅极G4和第五栅极G5 彼此电气隔离。栅极G1至G5中每一个的宽度等于或小于在奇数数据线 DL2n+1和与奇数数据线DL2n+1相邻的偶数数据线DL2n之间的间隔。

如上所述，根据本发明，与静电放电保护电路的晶体管电连接的连 接节点形成在两个数据线之间。根据本发明的静电放电保护电路的栅极 的宽度在大约30μm至50μm的范围内。因而，静电放电保护电路的宽 度W大约为30μm～50μm。

此外，根据本发明，因为用于形成静电放电保护电路的晶体管的连 接节点分别形成在栅极上，静电放电保护电路可以形成在小的空间中。

图4是沿着图3中所示的I-I’线和II-II’线截取的剖面图。

如图4所示，I-I’线代表图3中所示的第三晶体管Tr-3的区域中的源 极/漏极S3/D3的截面。II-II’线代表图3中所示的第二晶体管Tr-2的区域 中的第二连接节点的截面。

首先，在具有第三晶体管Tr-3的区域中，在基板100上形成栅极G3。 在栅极G3上形成沟道层104，而在二者之间插入栅极绝缘层102。在该 沟道层104上形成源极/漏极S3/D3，并在源极/漏极S3/D3上形成保护层 109。栅极G3与公共电压线40整体地形成。

在II-II’线的第二连接节点Nd2的区域中，在第二晶体管Tr-2的栅极 G2上形成栅极绝缘层102。在栅极绝缘层102上形成第一晶体管Tr-1的 漏极D1和第三晶体管Tr-3的源极S3，而在二者之间插入第一接触孔50。 在第一晶体管Tr-1的漏极D1和第三晶体管Tr-3的源极S3下方形成沟道 层图案104a。

此外，在第一晶体管Tr-1的漏极D1和第三晶体管Tr-3的源极S3 上形成保护层109。在该保护层109上形成第二接触孔51。第一晶体管 Tr-1的漏极D1和第三晶体管Tr-3的源极S3借助于接触部70b通过第一 接触孔50和第二接触孔51而与第二晶体管Tr-2的栅极G2电连接，该 接触部70b包括与液晶显示设备的像素电极的材料相同的材料。

因此，根据本发明，因为用于静电放电保护电路的晶体管的连接节 点形成在晶体管的栅极上，静电放电保护电路的宽度和长度被最小化。 根据本发明，静电放电保护电路的宽度可以在彼此相邻的奇数数据线和 偶数数据线之间的间隔内。

此外，尽管以在奇数数据线和偶数数据线之间形成静电放电保护电 路而对实施方式进行了描述，但静电放电保护电路同样可以形成在奇数 栅极线和偶数栅极线之间。

图5A至5D是代表根据本发明的液晶显示设备的制造工艺的剖面图。

具体而言，尽管已经就静电放电保护电路的制造工艺而对实施方式 进行了描述，但液晶显示设备的阵列基板可以与静电放电保护电路同时 制造。因而，将详细描述静电放电保护电路的制造工艺。

如图5A所示，在基板100上与第三晶体管Tr-3的区域对应地形成 栅极G3。在基板100上与第二连接节点Nd2的区域对应地形成与栅极 G3电气隔离的第二晶体管Tr-2的第二栅极G2。第三晶体管Tr-3的栅极 G3用作公共电压线40的一部分。即，如果形成了公共电压线40，则形 成了第三晶体管Tr-3的第三栅极G3。

即，在基板100上沉积金属层之后，执行包括掩膜工艺的光刻工艺 和蚀刻工艺，从而在液晶显示设备的阵列基板上形成选通线和从选通线 延伸的栅极。

如果在基板100上形成栅极G3和G2，则在基板100的整个区域上 形成栅极绝缘层102。

此后，如图5B所示，在基板100上形成由非晶硅层和掺杂有n+或 p+杂质的掺杂非晶硅层组成的沟道层104。然后，形成用于形成源极/漏 极的金属层。执行包括掩膜工艺的光刻工艺和蚀刻工艺，以同时形成源 极/漏极S3/D3和沟道层104。根据图5B的I-I’线，在液晶显示设备的静 电放电保护电路上形成第三晶体管Tr-3的源极/漏极S3/D3和沟道层104。 此时，在液晶显示设备的阵列基板的每个像素区域上形成薄膜晶体管， 并同时形成该薄膜晶体管的源极/漏极和沟道层。此时，阵列基板的数据 线与源极/漏极和沟道层同时形成。

II-II’线的第二连接节点Nd2的区域与第一晶体管Tr-1的漏极D1的 一部分以及与第二连接节点Nd2相邻的第三晶体管Tr-3的源极S3的一 部分重叠。根据本发明，由于源极/漏极和沟道层通过4掩膜工艺同时形 成，沟道层图案104a存在于第一晶体管Tr-1的漏极D1和第三晶体管Tr-3 的源极S3下方。

如图5C所示，当已经在基板100上形成了源极/漏极S3/D3之后， 在基板100的整个区域上形成保护层109。此后，通过使用掩膜，通过光 刻工艺和蚀刻工艺执行形成接触孔的工艺。根据本发明，因为在静电放 电保护电路上形成的晶体管的连接节点形成在该静电放电电路的晶体管 的栅极上，所以分别在源极/漏极和栅极中形成接触孔。这些接触孔与连 接节点的区域重叠。

参照图5C所示的II-II’线，在基板100上形成静电放电保护电路的 第二晶体管Tr-2的栅极G2。在栅极G2的两侧形成彼此相邻的第一晶体 管Tr-1的漏极D1和第三晶体管Tr-3的源极S3。形成第一接触孔50(我 们建议给出详细描述怎样形成接触孔的示例。例如，形成保护层，对保 护层和栅极绝缘层进行构图以暴露出S3、D1和G2)使得栅极G2暴露 于第一晶体管Tr-1的漏极D1和第三晶体管Tr-3的源极S3之间。在第一 晶体管Tr-1的漏极D1和第三晶体管Tr-3的源极S3中形成第二接触孔51。

尽管在图中没有示出，但是在液晶显示设备的阵列基板上形成保护 层之后，形成接触孔以暴露出形成在像素区域上的薄膜晶体管的漏极的 一部分、选通线的接点区域和数据线的接点区域。

在如上所述完成了形成接触孔的工艺之后，如图5D所示，通过包括 掩膜工艺的光刻工艺和蚀刻工艺形成接触部70b，使得第一晶体管Tr-1的 漏极D1和第三晶体管Tr-3的源极S3电连接到第二晶体管Tr-2的栅极G2。

接触部70b包括透明绝缘材料并且在液晶显示设备的阵列基板上形 成像素电极的工艺中与像素电极同时形成。结果，在排列在液晶显示设 备的阵列基板上的像素区域上形成像素电极，且该像素电极与形成在该 像素区域上的薄膜晶体管的漏极电连接。

根据本发明，用于静电放电保护电路的晶体管的连接节点布置在晶 体管的栅极上。与形成在连接节点上的晶体管的源极/漏极平行地形成接 触部。

如上面详细说明的，根据本发明，通过修改在包括液晶显示面板的 选通线、数据线和公共电压线的信号线上形成的静电放电保护电路的连 接结构，减小了静电放电保护电路的宽度和长度。

此外，根据本发明，在用于静电放电保护电路的晶体管的连接节点 区域中形成接触孔，使得该连接节点直接连接到与该连接节点相邻的源 极/漏极。

对于本领域技术人员而言，显而易见的是，可以在本发明中做出各 种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物范 围内的本发明的修改和变型。