半导体芯片及其救济设计方法

摘要

本发明提供一种救济电路和其救济设计方法，其在搭载有多个RAM的芯片(10)中考虑到搭载救济电路而产生的芯片成品率提高和面积增加的折中。提供一种救济电路，能够对于其芯片内的RAM分别选择是否搭载救济电路以及在搭载时选择I/O救济、Col救济、以及Row救济中的一个或多个救济方式，将这些救济电路搭载RAM分为多个RAM组，按每个RAM组实施救济，实现“多个救济方式混装组救济”。另外，提供一种在可搭载的多个RAM候选中薄膜内的优良芯片获取数为最大的救济方式及其RAM成组化方法的评价方法。可实现“多个救济方式混装组救济”的救济电路和用于使产品利润率合理化的救济设计方法。