针对每一端口具有时钟的伪双端口存储器

摘要

本发明揭示一种伪双端口存储器(1)，其具有第一端口、第二端口及六晶体管存储器单元阵列(19)。在所述第一端口上接收到第一时钟信号(ACLK)的上升缘时起始第一存储器存取。响应于所述第二端口上接收到第二时钟信号(BCLK)的上升缘而起始第二存储器存取。如果所述第二时钟信号的所述上升缘在第一时间周期中发生，那么紧接在完成所述第一存储器存取之后以伪双端口的方式起始所述第二存储器存取。如果所述第二时钟信号的所述上升缘稍后在第二时间周期中发生，那么将所述第二存储器存取延迟到所述第一时钟信号的第二上升缘之后。所述第一及第二存储器存取的持续时间并不依赖于所述时钟信号的负载循环。