高性能双端口嵌入式存储器的研究与设计

摘要

高性能嵌入式存储器是现代数字信号处理器(DSP)的重要部件之一，特别随着DSP芯片设计的SOC化，其容量的大小、工作频率的高低直接影响到系统对数据处理的速度和吞吐量。本文首先介绍了一些常见的嵌入式存储器，然后将其中在DSP芯片设计中最常见的两种嵌入式存储器SRAM和DRAM相互比较，并详尽的研究了SRAM存储器。SRAM存储器采用的是SRAM存储单元，具有读写速度快、可制造性高等优点，其电路结构通常分为存储矩阵、地址译码器和读/写控制电路三部分。 ZKLC-0201是一种高性能的32位数字信号处理器(DSP)，内部有双端口SRAM和I/O外设，这些外设受专门的I/O总线支持，从而形成了一个完整的片上系统。利用片内的指令缓冲，处理器执行指令的时间可以是一个单周期。ZKLC-0201结合了一个性能优良的浮点DSP核以及丰富的片上功能，这些功能有主机接口、DMA控制器、串口、链路口以及可用于多处理机系统的总线连接方式。ZKLC-0201的超级哈佛结构：一个纵横式的总线(CrossbarBus)交换机将一个数字处理器(NumericProcessor)核与一个独立的I/O处理器(I/OProcessor)、双口(Dual-Potted)存储器(Memory)、并行的系统总线(ParallelSystemBus)等连接起来。 ZKLC-0201中的双端口嵌入式存储器是一个应用于高性能DSP处理器中的SRAM存储器，支持对16比特、32比特、40比特和48比特4种不同长度数据的存取。 本文首先从系统设计、体系结构和其所需要达到的性能指标进行分析上对双端口嵌入式存储器进行分析；然后，从电路结构上将其分为存储阵列、读写电路、数据通路及其控制电路、地址译码和冗余控制五部分，并逐一进行分析和设计，并对双端口实现、接口设计、时序设计、电路结构设计、存储器测试设计均作了详细的介绍。 嵌入式存储器IP软核设计的主要作用在于验证系统设计，并为工程中心下一步的设计仿真工作进行准备，设计上采用混合设计的描述方法，并对设计的存储器IP软核进行了验证。

目录

文摘

英文文摘

独创性声明及关于论文使用授权的说明

第1章引言

1.1数字信号处理器的发展趋势的SOC化

1.2 SOC的实现与发展趋势

1.3嵌入式存储器在SOC中的重要地位

1.4本章小结

第2章嵌入式存储器原理

2.1嵌入式存储器分类

2.2嵌入式存储器设计的相关问题

2.3嵌入式SRAM存储器

第3章嵌入式存储器系统设计

3.1 DSP芯片ZKLC-0201的系统设计

3.2嵌入式存储器的性能指标

3.3嵌入式存储器的体系结构设计

3.4本章小结

第4章双端口嵌入式存储器实现

4.1双端口嵌入式存储器的组织结构设计与实现

4.2双端口嵌入式存储器电路结构设计与实现

4.2.1SRAM双端口设计与实现

4.2.2地址译码

4.2.3读写电路

4.2.4数据通道

4.2.5存储阵列

4.3双端口嵌入式存储器测试设计与实现

4.4双端口嵌入式存储器冗余设计

4.5双端口嵌入式存储器仿真

4.6本章小结

第5章嵌入式存储器IP软核实现

5.1系统需求

5.2存储器接口设计

5.3存储器电路结构设计与实现

5.4存储器测试设计与实现

5.5存储器低功耗设计与实现

5.6仿真结果

5.7本章小结

第6章结束语

6.1本文总结

6.2进一步的工作

参考文献

致谢

个人简历