多位相变化存储器阵列及多位相变化存储器

摘要

一种多位相变化存储器阵列，该多位相变化存储器阵列包括多个多位相变化存储器，每一多位相变化存储器包括第一位线与第二位线、第一相变化材料层、第二相变化材料层以及开关元件，该第一相变化材料层耦接于该第一位线与该第二位线之间，该第二相变化材料层耦接至源极线，该开关元件通过其源/漏极耦接于该第一相变化材料层与该第二相变化材料层之间，且其栅极耦接至字线，其中，该第一相变化材料层与该第二相变化材料层有不同的非晶化态电阻值，以及不同的非晶化态电流。

说明书

技术领域

本发明有关于相变化存储器，特别是有关于多位相变化存储器。

背景技术

随着可携式应用产品的成长，使得非易失性存储器的需求有日渐增加的趋势，相变化存储器技术由于具有速度、功率、容量、可靠度、工艺整合度、以及成本等具竞争力的特性，已被视为下一世代最具有潜力的非易失性存储器技术。

图1A与1B为美国专利申请案US2005/0112896 A1所揭露的传统多位相变化存储器的结构图，其以GST作为相变化记忆材料，该多位相变化存储器由多层GST材料层与多层金属层交迭所组成，每一GST材料层为两金属层的夹层，虽然每一GST材料层的电阻系数相同，但由于其高度h1＞h2＞h3＞h4，且A1＜A2＜A3＜A4，使得R1＞R2＞R3＞R4，且其所需的结晶化电流Iset1＜Iset2＜Iset3＜Iset4，若给予Iset1＜I＜Iset2，只有材料层GST1结晶化，当Iset2＜I＜Iset3，只有材料层GST1跟GST2结晶化，当Iset3＜I＜Iset4，只有材料层GST1、GST2跟GST3结晶化，若Iset4＜I，则所有GST材料层都结晶化，其中，I为所施加的电流，藉由控制施加电流的大小，可以将多位相变化存储器区分出4种结晶化状态，因此单一相变化存储器便可得到2位的储存量，而当施加电流I大于Ireset4时，所有的GST材料层都回复到非结晶状态，亦即该相变化存储器的记忆状态被抹除。

发明内容

一种多位相变化存储器阵列，该多位相变化存储器阵列包括多个多位相变化存储器，每一多位相变化存储器包括第一位线与第二位线、第一相变化材料层、第二相变化材料层以及开关元件，该第一相变化材料层耦接于该第一位线与该第二位线之间，该第二相变化材料层耦接至源极线，该开关元件通过其源/漏极耦接于该第一相变化材料层与该第二相变化材料层之间，且其栅极耦接至字线，其中，该第一相变化材料层与该第二相变化材料层有不同的非晶化态电阻值，以及不同的非晶化态电流。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A与1B为美国专利申请案US2005/0112896 A1所揭露的传统多位相变化存储器的结构图。

图2A所示为依据本发明一实施例的多位相变化存储器阵列的示意图。

图2B至2E为依据图2A所示的多位相变化存储器的结构截面图。

主要元件符号说明

BL1、BL2、BL3～第一位线；

BL1’、BL2’、BL3’～第二位线；

GST1～第一相变化材料层；

GST2～第二相变化材料层；

TN～金属氧化物半导体晶体管；

SL1、SL2、SL3～源极线；

WL1、WL2、WL3、WL4～字线；

N+～源/漏极；

20～介面层。

具体实施方式

图2A所示为依据本发明一实施例的多位相变化存储器阵列的示意图，该多位相变化存储器阵列包括多个多位相变化存储器，每一多位相变化存储器包括一第一位线(BL1、BL2、BL3)与一第二位线(BL1’、BL2’、BL3’)、一第一相变化材料层GST1、一第二相变化材料层GST2以及一开关元件TN，举例而言，该开关元件为一金属氧化物半导体晶体管，该第一相变化材料层GST1耦接于该第一位线(BL1、BL2、BL3)与该第二位线(BL1’、BL2’、BL3’)之间，该第二相变化材料层GST2耦接至一源极线(SL1、SL2、SL3)，该金属氧化物半导体晶体管TN通过其源/漏极耦接于该第一相变化材料层GST1与该第二相变化材料层GST2之间，且其栅极耦接至一字线(WL1、WL2、WL3、WL4)，其中，该第一相变化材料层GST1与该第二相变化材料层GST2有不同的非晶化态电阻值，以及不同的非晶化态电流。该第二位线(BL1’、BL2’、BL3’)可耦接于该第一相变化材料层GST1与该金属氧化物半导体晶体管TN之间。

图2B为依据图2A所示的多位相变化存储器的结构截面图，该多位相变化存储器包括一第一位线BL1与一第二位线BL1’、一第一相变化材料层GST1、一第二相变化材料层GST2以及一金属氧化物半导体晶体管TN，该第一相变化材料层GST1耦接于该第一位线BL1与该第二位线BL1’之间，该第二相变化材料层GST2耦接至一源极线SL1，该金属氧化物半导体晶体管TN通过其源/漏极N+耦接于该第一相变化材料层GST1与该第二相变化材料层GST2之间，且其栅极为一字线所控制，其中，该第一相变化材料层GST1与该第二相变化材料层GST2有不同的非晶化态电阻值，以及不同的非晶化态电流。该第二位线BL1’可耦接于该第一相变化材料层GST1与该金属氧化物半导体晶体管TN之间。

如图2B所示，该第二相变化材料层GST2的布局面积A2大于该第一相变化材料层GST1的布局面积A1，因此使得该第一相变化材料层GST1的非晶化态电流Ireset1小于该第二相变化材料层GST2的非晶化态电流Ireset2，同时该第一相变化材料层GST1的非晶化态电阻值Rreset1大于该第二相变化材料层GST2的非晶化态电阻值Rreset2，当对该多位相变化存储器进行编程(program)时，例如是需要于位线施加电流并通过该栅极将金属氧化物半导体晶体管打开，并于该第一位线BL1或该第二位线BL1’施加一电流；若于该第一位线BL1施加一电流I，且Iset2＜I，则电流I会流经该第一相变化材料层GST1与该第二相变化材料层GST2，其中，Iset2为GST2的结晶化态电流。由于施加电流I达到将该第二相变化材料层GST2结晶化的程度，因此该第一相变化材料层GST1与该第二相变化材料层GST2会被结晶化，则电流路径的等效电阻等于金属氧化物半导体晶体管的导通电阻值R0；若于该第一位线BL1施加一电流I，且Ireset1＜I＜Ireset2，则电流I会流经该第一相变化材料层GST1与该第二相变化材料层GST2，但由于施加电流I未达到将该第二相变化材料层GST2非晶化的程度，因此只有该第一相变化材料层GST1被非晶化，则电流路径的等效电阻等于该第一相变化材料层GST1的非晶化电阻值R_reset1；若于该第一位线BL1施加一电流I，且Ireset2＜I，其中Ireset2为GST2的非晶化态电流，则电流I会流经该第一相变化材料层GST1与该第二相变化材料层GST2，由于施加电流I已达到将该第二相变化材料层GST2非晶化的程度，因此该第一相变化材料层GST1与该第二相变化材料层GST2会被非晶化，则电流路径的等效电阻等于该第一相变化材料层GST1的非晶化电阻值R_reset1加上第二相变化材料层GST2的非晶化电阻值R_reset2；若于该第二位线BL1’施加一电流I，且Ireset2＜I，则电流I只会流经该第二相变化材料层GST2，由于施加电流I已达到将该第二相变化材料层GST2非晶化的程度，因此只有该第二相变化材料层GST2会被非晶化，则电流路径的等效电阻等于该第二相变化材料层GST2的非晶化电阻值R_reset2，藉由不同的编程(program)方式，可以将电流路径的等效电阻区分出四个等级，因此可使单一相变化存储器便可得到2位的储存量。

除了利用使该第一相变化材料层GST1与该第二相变化材料层GST2的布局面积产生差异化，以使得该第一相变化材料层GST1与该第二相变化材料层GST2有不同的非晶化态电阻值，以及不同的非晶化态电流，亦可利用使该第一相变化材料层GST1与该第二相变化材料层GST2的膜厚产生差异化，以达到相同的效果，如图2C所示，该第二相变化材料层GST2的膜厚H2较该第一相变化材料层GST1的膜厚H1为薄，因此仍使得该第一相变化材料层GST1的非晶化态电流Ireset1小于该第二相变化材料层GST2的非晶化态电流Ireset2。

此外，亦可利用使该第一相变化材料层GST1与该第二相变化材料层GST2的介面层(interracial layer)产生差异化，以达到相同的效果，如图2D所示，该第二相变化材料层GST2无介面层，而该第一相变化材料层GST1有介面层20，因此仍使得该第一相变化材料层GST1的非晶化态电流Ireset1小于该第二相变化材料层GST2的非晶化态电流Ireset2，再者，亦可利用使该第一相变化材料层GST1与该第二相变化材料层GST2的加热接触面面积产生差异化，以达到相同的效果，如图2E所示，该第二相变化材料层GST2下的贯孔(via)面积较该第一相变化材料层GST1下的贯孔(via)面积要大，因此仍使得该第一相变化材料层GST1的非晶化态电流Ireset1小于该第二相变化材料层GST2的非晶化态电流Ireset2，除了上述各种方式，亦可利用使该第一相变化材料层GST1与该第二相变化材料层GST2的掺杂浓度产生差异化或其他方式，以达到相同的效果。需注意的是，上述实施例以两个相变化材料层GST1、GST2为例做说明，然而本发明并不以此为限。本发明的多位相变化存储器所包含的相变化材料层的个数，可依实际需求而设计，此应为一般熟此技艺者可了解，在此不再赘述。

本发明提供一种多位相变化存储器的结构设计。分别在漏极、源极串接上例如是不同面积的相变化材料，以达到不同阻值变化的电流通路；利用漏极、源极两端不同阻值相变化材料的相变化配合，可明确得到多阶不同的阻值变化，由此多阶阻值变化可达成多位记忆的单存储器存储器。本申请所提的多位单存储器相变化存储器制造流程与传统的相变化存储器相同，换言之，在不必增加光掩模、制造步骤、成本下，即可得到记忆容量倍增的目的。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。