一种SHA－256算法硬件实现方法

摘要

本发明涉及优化实现安全散列算法SHA－256方法。本发明所要解决的技术问题是，提供一种缩短关键路径的SHA－256算法硬件实现方法。本发明为解决上述技术问题所采用的技术方案是，一种SHA－256算法硬件实现方法，8个中间变量a、b、c、d、e、f、g、h在一个周期内同时由组合逻辑电路根据上一次的迭代计算产生，在此基础上，引入辅助变量使关于中间变量T1t分散到多路并行运算。本发明的有益效果是，将复杂的计算中间变量a和e的过程分成几个并行的计算，缩短关键路径，提高了电路工作频率，使得数据吞吐率也得到大大提高。