一种批处理FIR算法的硬件实现方法和硬件系统

摘要

本发明公开一种批处理FIR算法的硬件实现方式和硬件系统，属于数字信号处理中FIR算法及其硬件实现技术领域。针对现有技术中存在的含有批处理的FIR加速器性能不够，数字信号处理的效率不高等问题，本发明系统包括控制模块、源数据地址生成模块，系数地址生成模块、结果地址生成模块、存储单元、数据搬运模块和计算模块，计算模块执行FIR算法中的乘累加运算，本发明硬件系统加入批处理功能，减少了配置信息和启动数据搬运时的时钟周期消耗，提高FIR加速器性能，优化数字信号处理硬件设计。