用于基于处理器的控制器设计中的冗余方法的方法和装置

摘要

一种系统(20)，利用初级控制器(30)和冗余控制器(40)来处理过程数据。初级控制器(30)包括初级处理器，该初级处理器通过利用低速总线协同追踪器控制器(32)执行追踪数据任务，以便将追踪数据存储到追踪器存储器中。该初级处理器还通过利用高速总线协同初级存储器(32)来执行其它任务。第二总线(37)的运行速率远远大于第一总线(38)的运行速率(例如，2倍或更大)。

说明书

相关引用

本专利申请涉及由本申请的申请人Honeywell公司在和本申请同一日期提交的美国专利申请序列号No.11/050,066，该美国专利申请的发明人为Jay W.Gustin等人，标题为“用于减小在利用未变化数据优化来变化驱动存储成像的冗余过程控制器中的存储和通信活动的方法和装置”。

技术领域

本发明涉及一种用于更新过程控制系统中的冗余处理器的次级数据库的方法和装置，更具体而言，涉及一种用于追踪初级数据库的预定数据变化以便随后更新次级数据库的装置。

背景技术

冗余过程控制系统通常包括一个或多个冗余控制器节点，这些节点监测信号或者提供控制信号给过程控制系统。冗余控制器节点包括初级控制器和次级控制器。初级控制器包括初级处理器、初级数据库和初级追踪单元，而次级控制器包括次级控制器、次级数据库和次级追踪单元。当激活初级控制器从而监测信号和/或提供控制信号给过程控制系统时，次级控制器空闲，反之亦然。初级追踪单元追踪由初级控制器处理的过程数据，以及周期性将数据变化情况提供给次级控制器。当发生需要变更的事件时，次级数据库包含更新的过程数据。因此，次级控制器接管以及用作该节点的初级控制器。然后修复出现故障的控制器，然后备用为次级控制器。

在某些公知的初级控制器(例如，美国专利No.6170044)中，初级追踪单元连接到初级处理器用于访问初级数据库的总线。这需要利用初级处理器的标准过程数据处理功能以及利用追踪单元功能来共享该总线。这会影响到总线流量，以及减小初级处理器的其它处理活动可占用的带宽。该物理封装包需要将这些功能分到两个印刷电路板中。电路板之间的昂贵的、高引脚数连接器利用每个电路板上的复制接口逻辑来承载初级总线信号的全部补码和初级总线。

因此，希望提供一种不需要设置昂贵的大连接器的改进的带宽处理控制器。

发明内容

根据本发明用于控制或监测过程的系统包括初级控制器和冗余控制器。该初级控制器包括初级处理器、初级存储器、追踪器控制器和追踪存储器。第一总线使该初级处理器和该追踪器控制器互连。初级处理器执行追踪数据的任务，以及利用该第一总线来协同该追踪器控制器将该追踪数据存储到该追踪存储器中以及将该追踪数据传送到该冗余控制器。第二总线使该初级处理器和该初级存储器互连。该初级处理器还利用该第二总线和该初级存储器来执行除了该追踪数据任务之外的其它任务。

优选的，所述其它的任务为以下任务：运行系统、涉及计算的一个或多个算法、通信应用、输入/输出应用、产生警报和事件、诊断以及它们的任何组合。

优选的，该第二总线的运行速率高于该第一总线的运行速率。更优选的，第二总线的运行速率是第一总线的运行速率2倍或更高。

在本发明的该系统的另一个实施例中，该初级处理器、该第二总线和该初级存储器设置在第一印刷布线板上。该追踪器控制器和该追踪存储器设置在第二印刷布线板上。该第一总线具有分别设置在该第一和该第二印刷布线板上的第一部分和第二部分。低成本低引脚数连接器连接该第一和第二部分。

本发明的方法运行由冗余控制器支持的初级控制器。该方法利用初级处理器追踪数据任务，其中该初级处理器经第一总线协同追踪控制器将追踪数据存储到追踪存储器中以及将追踪数据传送到该冗余控制器。利用经第二总线协同初级存储器的初级处理器执行其它任务。

优选的，所述其它的任务为以下任务：运行系统、涉及计算的一个或多个算法、通信应用、输入/输出应用、产生警报和事件、诊断以及它们的任何组合。

优选的，该第二总线的运行速率高于该第一总线的运行速率。更优选的，第二总线的运行速率是第一总线的运行速率2倍或更高。

在该方法的一个实施例中，利用信息报头来格式化该追踪数据，以及在将该追踪数据传送到该冗余控制器之前改变该追踪数据的大小以用作以太网冗余专用链路帧。

附图说明

结合附图，参照下面的具体实施方式部分，将便于理解本发明的其它和另一些目的、优点和特性，其中相同的附图标记表示相同的结构部件，其中：

图1是包括本发明的冗余控制器的过程控制系统的方块图；

图2是图1所示系统的冗余控制器的初级追踪器控制器的方块图；

图3示出图2所示初级追踪器控制器的缓冲器的格式；以及

图4和5是图1所示系统的冗余控制器的运行过程流程图。

具体实施方式

参照图1，过程控制系统20包括工厂控制网络22，该工厂控制网络互连到一个或多个冗余控制器26。通过示例方式示出仅一个冗余控制器26。对于本领域技术人员而言显而易见的是，多个冗余控制器26可以连接到根据本发明的工厂控制网络22。冗余控制器26包括初级控制器30和次级控制器40。控制器30和40基本相同，除了作用不同之外。为了说明，假设初级控制器30激活而次级控制器40未激活或空闲。对于本领域技术人员而言显而易见的是，当控制器30和40的作用颠倒分别是空闲和激活时，控制器40变成初级控制器，而控制器30变成次级控制器。初级控制器30和次级控制器40经专用链路28互连。

初级控制器30包括通信处理器29(它提供以太网媒介访问层)、初级处理器31、初级存储器32、初级追踪器控制器33、初级追踪存储器34、一个或多个以太网接口单元35和专用以太网冗余链路36。高速总线37使初级处理器31和初级存储器32互连。低速总线38例如外设部件互连(PCI)总线(工业标准)互连初级处理器31到初级追踪器控制器33，该初级追踪器控制器运行初级追踪存储器34。除了如上所述内容之外，初级追踪存储器34用作普通读/写存储器。通信总线39采用媒介独立接口(工业标准)将初级处理器31连接到以太网接口单元35以及以太网冗余专用链路36。高速总线37的运行速率是低速总线38的运行速率至少2倍，更优选为3倍以及最优选为6倍。以太网接口单元35连接到工厂控制网络22。专用冗余链路36连接到专用链路28。初级追踪存储器34优选为用于在供电故障时保存数据的电池。在一个示例中，低速总线38需要高速总线37的信号数的三分之一，因此可以采用低成本低引脚数的板间连接器。

次级控制器40包括次级通信处理器50(它提供以太网媒介访问层)、次级处理器41、次级存储器42、次级追踪器控制器43、次级追踪存储器44、一个或多个以太网接口单元45和专用以太网冗余链路46。高速总线47使次级处理器41和次级存储器42互连。低速总线38例如外设部件互连(PCI)总线(工业标准)互连次级处理器41到次级追踪器控制器43，该次级追踪器控制器运行次级追踪存储器44。次级追踪存储器44用作普通读/写存储器。通信总线49采用媒介独立接口(工业标准)将通信处理器50连接到以太网接口单元45以及以太网冗余专用链路46。高速总线47的运行速率是低速总线48的运行速率至少2倍，更优选为3倍以及最优选为6倍。以太网接口单元45连接到工厂控制网络22。专用冗余链路46连接到专用链路28。次级追踪存储器44优选为用于在供电故障时保存数据的电池。低速总线48需要高速总线47的信号数的三分之一，因此可以采用低成本低引脚数的板间连接器。

多个输入和输出偶连到冗余控制器26，包括模拟输入(A/I)、模拟输出(A/O)、数字输入(D/I)以及数字输出(D/O)，它们连接到用于指示当前信息或者状态以及控制过程控制系统10的处理的多个阀、压力开关、压力计、热电偶。工厂控制网络22例如可以是美国专利申请No.US2002/00046357中公开的类型。虽然没有示出，但是可以理解的是，多个模拟和数字输入和输出经一个或多个合适的接口单元例如I/O链路连接到初级处理器31和次级处理器41。

在初始化冗余控制器26期间，通过从工厂控制网络22下载控制特定信息(也就是指令信息)来决定控制器30或40哪一个作为初级或次级控制器。那时，控制器30或40之一作为初级控制器，而另一个作为次级控制器40。初级控制器30执行控制处理算法，其包括从阀、压力计读取输入数据，然后执行预定计算以及输出结果。初级处理器31经低速总线38将这些运行数据存储到位于初级追踪存储器34中的过程数据库80(图2)。初级追踪器控制器33还检测写入到过程数据库80中的数据的变化情况，然后在位于初级追踪存储器34中的一个或多个追踪器缓冲器82(图2)中建立这些变化情况的记录。

以及，在初始化冗余控制器26时，通过美国专利No.6170044中公开的设备，将初级追踪存储器34的指定范围内的内容拷贝下载到次级追踪存储器44，其中上述美国专利的内容在此被结合作为参考。

在初始化之后，初级追踪控制器33利用所追踪的数据变化情况更新初级追踪存储器34。也就是，初级处理器31通过将所追踪的数据(追踪数据)放置到低速总线38上来执行追踪数据任务。初级追踪器控制器33捕获该数据以存储到初级追踪存储器34中。如果所捕获的数据要求对当前存储在过程数据库80中的数据进行变化，则该数据也存储到追踪器缓冲器82中。当在追踪器缓冲器82中累积预定量的数据时，初级追踪器控制器33会提供中断。初级处理器31响应于该中断，然后将数据从追踪器缓冲器82经以太网冗余专用链路36和链路28传送到次级控制器40。在初级控制器控制执行的每次递增结束时，初级控制器采用太网冗余专用链路36应用到次级控制器40，从而同一组数据被发送。次级控制器40验证所有数据都已经被接收，然后采用所传送的数据来更新次级追踪器存储器44和次级存储器42。初级控制器然后能够执行控制处理的下一次递增。

初级处理器31还通过采用高速总线37结合初级存储器32来执行除追踪数据任务之外的其它任务。这些其它任务例如包括运行系统、涉及计算的一个或多个算法、通信应用、输入/输出应用、产生警报和事件、诊断以及它们的任何组合。通过采用高速总线37而非现有技术过程控制器中的低速总线38，能够增强初级控制器30的性能。高速总线37的带宽不受追踪数据任务的限制。

初级和次级控制器30和40能够经三种媒介进行相互通信，也就是工厂控制网络22、专用链路28和I/O链路(未示出)。该I/O链路是初级处理器31和次级处理器41所连接到的路径，从而可以与A/I，A/O，D/I和D/O输入/输出接口。经这些通信路径，初级控制器30能够确保次级控制器40存在以及处于运行状态。以及，经这些路径，次级控制器40能够测试出初级控制器30处于运行状态，从而测定何时将采用该初级状态(或者模式)。

初级处理器31管理模拟输入和输出A/I和A/O以及数字输入和输出D/I和D/O，根据控制算法来处理这些输入和输出，然后基于这些活动和其它活动根据需要来更新初级追踪存储器34。初级处理器31将所追踪的数据以初级追踪存储器32中的地址以及存储到该地址中的数据的形式放置到低速总线38上。

参照图2，初级追踪器控制器33包括同步动态随机存取存储器(SDRAM)控制器60、PCI总线控制器62、追踪器逻辑64、追踪器缓冲器指针式寄存器66、追踪器控制寄存器68、追踪器起始范围寄存器70和追踪器结束范围寄存器72。

初级追踪存储器34优选为SDRAM，它包括存储追踪数据的过程数据库80以及存储过程数据库80的变化记录的一个或多个追踪器缓冲器82。SDRAM控制器60控制读写周期中对初级追踪存储器34的访问。SDRAM控制器60优选将每个写入周期作为读取-修改-写入周期执行。

追踪器起始范围寄存器70和追踪器结束范围寄存器72用于限定初级追踪存储器34的过程数据库80中的(追踪存储器)的追踪地址范围。通过写入到追踪器起始范围寄存器70来确定追踪地址范围的开始。通过写入到追踪器结束范围寄存器72来确定地址范围的结束。追踪器缓冲器指针式寄存器66用于限定用于存储追踪信息的追踪器缓冲器82(缓冲器存储器)中的地址。追踪器控制寄存器68用于构造和控制追踪逻辑64的运行。追踪器缓冲器82用于存储在追踪总线周期中捕获的信息。

初级追踪器控制器33通过执行由初级处理器31和以太网冗余专用链路36在低速总线38上请求的读取和写入来操作。由SDRAM控制器60来控制对初级追踪存储器34中的任何地址进行读取和写入。初级追踪器控制器33还创建信息包以便写入到落入追踪地址范围内的低速总线38上。信息包包括地址和32比特位的数据。

在SDRAM控制器60的控制下，捕获的信息包被写入到追踪器缓冲器82。追踪器缓冲器指针式寄存器66结合追踪器逻辑64在存储信息包到追踪器缓冲器82的周期期间用作为地址发生器。

为了保存带宽以及提高传送更新数据到次级控制器40的速度，在追踪器缓冲器82中仅存储包含过程数据库80的变化情况的信息包。当仅仅一部分数据结构被修改或者通过控制算法重复存储相同值时，这可以减少传送到次级控制器40的数据量。在过程数据库80的读取-修改-写入周期的读取部分之后，利用写入数据的指定字节来替代读取数据的一个或多个字节。写入的该复合数据和数据读取值进行比较。如果复合写入数据和读取数据相同，则将所捕获的数据写入到过程数据库80，但是不写入到追踪器缓冲器82中。另一方面，如果该复合写入数据和读取数据不相同，则该复合写入数据写入到过程数据库80和追踪器缓冲器82中。

由SDRAM控制器60使用追踪器缓冲器指针式寄存器66作为地址寄存器，用于将数据的变化写入到追踪器缓冲器82。每当缓冲器指针式寄存器66翻转一个缓冲器结束地址(例如，1496字节，它表示32字节的信息报头和183字节的信息包)时，追踪器逻辑64产生一个追踪器中断116。追踪器中断116使得初级处理器31启动将追踪器缓冲器82的内容传送到次级控制器40。然后追踪器缓冲器指针式寄存器66增加32个字节，以便容纳信息报头。在这一点上，初级追踪器控制器33准备处理低速总线38的其它操作。

PCI总线控制器62包含逻辑，以便接口连接到低速总线38以及通过初级处理器31响应于放置在低速总线38上的数据和指令。在初始化期间，初级处理器31放置初级存储器32的指定范围的内容的拷贝以及该范围的起始和结束地址到低速总线38上。PCI总线控制器62通过解码低速总线38的指令来发生响应。PCI总线控制器62结合追踪器逻辑64来检查当前低速总线周期是否是写入周期，以及它是否处于由追踪器起始范围寄存器70和追踪器结束范围寄存器72的内容所限定的地址范围内。如果当前低速总线周期被解码为写入周期以及处于追踪器地址范围内，则追踪器逻辑64和SDRAM控制器60启动更新初级追踪存储器34中的过程数据库80和追踪器缓冲器82的过程。追踪器逻辑64和SDRAM控制器60将低速总线38上的数据写入到过程数据库80，以及将所追踪的数据写入到追踪器缓冲器82。

参照图3，所追踪的数据以追踪器缓冲器SDRAM格式51存储到缓冲器82中，该追踪器缓冲器SDRAM格式51包括地址域52和数据域53，它们均通过示例方式示出为具有四个字节，每个字节具有八个比特。当在SDRAM读取-修改-写入时序的写入部分期间发生部分写入字的数据捕获时，无论初级处理器31实际写入了多少字节，数据域53的所有四个字节是有效的。

参照图2、4和5，追踪器逻辑64包括地址比较器74、追踪器截获器75、追踪器数据比较器76、追踪器SDRAM机构77、追踪器计数器增量78、追踪器标记92、追踪信息更新标记98以及追踪器中断116。追踪器逻辑64还包括为方块90、94、96、100、102和104的逻辑。

参照图4和5，将说明用于追踪器运行的初级追踪器控制器33的运行。初级处理器31利用初级存储器32和高速总线37运行关于与工厂控制网络22通信的软件应用、数据收集、装置控制及其处理结果。初级处理器31时时地将信息包放置到低速总线38上，该信息包包括要写入的数据和相关地址，以及表示该周期是读取还是写入周期的指示。该数据在低速总线38上呈现为一至四个字节的写入数据。

在方块90，低速总线38上的当前信息写入包的地址在地址比较器74中和追踪器起始范围寄存器70和追踪器结束范围寄存器72中的起始和结束地址进行比较，从而确定当前地址是否落入指定范围内。如果读取数据而非写入数据落入指定范围内，则绕过该追踪逻辑，以及通过SDRAM控制器60执行所请求的操作。

追踪器逻辑64忽略读取周期以及在写入周期上启动地址比较。如果当前PCI总线周期是写入周期并且落入由追踪器起始范围寄存器70和追踪器结束范围寄存器72指定的给定地址范围内，则设置追踪器标记92，以表示该周期应当启动追踪过程。如果没有设置追踪器标记92，则忽略该地址和数据。如果是，则PCI总线控制器62以及追踪器逻辑64在方块94捕获当前信息包。

在方块96，追踪器数据比较器比较当前信息包的新数据或者当前数据和来自过程数据库80的读取数据。追踪逻辑64响应于该比较结果，从而控制追踪信息更新标记98的设置。如果当前数据和读取数据相同，则追踪信息更新标记98设置为否。对于这种情况，当前数据不写入到追踪器缓冲器82。

如果当前数据和读取数据不相同，则追踪信息更新标记98设置为是。对于这种情况，如方块100所示，当前信息包存储到追踪器缓冲器82中由追踪器缓冲器指针式寄存器66指定的地址。然后追踪器逻辑64更新(例如，递增)追踪器缓冲器指针式寄存器66，如方块102所示。以及，追踪器逻辑64确定追踪器缓冲器指针式寄存器66是否翻转1496字节地址边界，如果是，则产生追踪器中断116，如方块104所示。如果没有产生追踪器中断116，则完成当前信息包的操作。

如果产生追踪器中断116，则初级处理器31设立经通信总线39传送追踪器缓冲器82中的追踪数据至以太网冗余链路36的以太网传送路径，如方块106所示。初级处理器31然后发出指令，指示经专用冗余路径28将追踪数据传送到次级控制器40，如方块108所示。初级处理器31然后指令次级控制器40将所传送的追踪器数据存储到次级追踪存储器44的临时缓冲器(未示出)中，如方块110所示。随后，初级处理器31指令次级控制器40处理所存储的追踪器数据，如方块112所示。当次级控制器已经处理所传送的追踪器数据时，初级和次级控制器30和40使数据同步。

过程控制器冗余不依赖于专用链路28而保持运行状态。如果专用链路28变成失效链路，则被格式化以用作为以太网信息包的追踪缓冲器80中的追踪信息能够由初级控制器30经工厂控制网络22发送到次级控制器40。因为工厂控制网络22的可用带宽小于冗余专用链路28的带宽，所以该应用被限制到初级冗余专用链路接口36变成失效的情况。可以指令一次同步，接着进行转换。然后次级控制器40的作用从次级变换成初级。然后老的初级控制器30被功能单元替代。

本发明已经利用优选形式的具体参照来进行说明，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以作出多种变化和变型，这是显而易见的。