使用无电电镀法制造发光二极管的方法

摘要

本发明涉及一种形成发光二极管的方法，此方法包括形成一绝缘层于p型半导体层与n型半导体层中至少其一上，且未被晶种层覆盖的一区域，此区域中的表面杂质浓度呈不均匀分布，及将晶种层至少一部分置入电解液中，电解液中包括有金属离子，此金属离子在无外加电压下会还原沉积于晶种层之上。

说明书

技术领域

本发明涉及一种发光二极管的制造方法，尤其是涉及一种使用无电电镀(electroless plating)于发光二极管形成焊垫(bond pad)的方法。

背景技术

一般制造发光二极管(light emitting diode；LED)晶粒的方法于一成长基板上形成多个外延层以及位于外延层上方的焊垫。外延层中至少包括一n型半导体层、一p型半导体层、以及一位于n型半导体层与p型半导体层间的发光层(active layer)。当发光层承受偏压时，电子与空穴会结合而释出光线。发光层可为单异质结构(single heterostructure；SH)、双异质结构(doubleheterostructure；DH)、双侧双异质结构(double-side double heterostructure；DDH)、以及多层量子阱(multi-quantum well；MQW)等。形成外延层的方法一般使用化学气相沉积法(chemical vapor deposition；CVD)或物理气相沉积法(physical vapor deposition；PVD)。

焊垫(bond pad)通常藉由打线(wire bonding)或倒装芯片(flip chip)方式使n型半导体层与p型半导体层与外部线路电连接，因此在其材料选择上，主要以适当厚度的金属能承受打线时所造成的冲击为原则。形成焊垫的方式一般将芯片(wafer)安置于转盘上进行蒸镀，蒸镀方向是全向性(omni-directional)，因此无须形成焊垫的部分也会被焊垫材料所覆盖，而这些材料必须被移除。由晶粒的上视图观，焊垫仅占晶粒面积的约10％～20％，换言之，覆盖于晶粒表面上约80％～90％的材料以及覆盖于转盘与机台腔体上的材料因未能形成焊垫而须被移除。即使这些未能形成焊垫的材料可以回收，其回收率亦仅达50％～70％。

发明内容

本发明揭露一种发光二极管的制造方法，包括：提供一基板、形成一半导体迭层于该基板上方，该半导体迭层包括一p型半导体层、一n型半导体层及一位于该p型半导体层与该n型半导体层间的发光区、形成一预覆层于该半导体迭层上方，以与该p型半导体层及该n型半导体层中的至少其一电连接、形成一绝缘层于一未被该预覆层覆盖的区域，该p型半导体层与该n型半导体层中的表面杂质浓度于该区域中呈不均匀分布、以及将该预覆层置入一电解液中，该电解液中包括有金属离子，该金属离子在无外加电压下会还原沉积于该预覆层上。

附图说明

图1说明本发明的半导体发光装置的制造流程图；

图2A～2D显示依照本发明一实施例的半导体发光装置的制造工艺剖面图；

图3说明如图2A所示的半导体发装置于电解液中对于金离子分布的影响；

图4A～4D显示依照本发明另一实施例的半导体发光装置的制造工艺剖面图；及

图5说明如图4A所示的半导体发装置于电解液中对于金离子分布的影响。

附图符号简单说明

20～基板；21～n型半导体层；22～发光区；23～p型半导体层；24～导电层；25～预覆层；25a～电镀层；30～绝缘层；31～开孔；40～基板；41～n型半导体层；42～发光区；43～p型半导体层；44～第一导电层；45～第一预覆层；45a～第一电镀层；46～第二导电层；47～第二预覆层；47a～第二电镀层；50～绝缘层；51a～第一开孔；及51b～第二开孔。

具体实施方式

以下配合图式说明本发明的实施例。

本发明使用无电电镀法(electroless plating)形成发光二极管的焊垫(bondpad)。无电电镀法在无外加电压下，利用电解液(electrolyte)中金属离子与被镀物间的化学反应，使金属离子还原为固态金属并沉积在被镀物表面。由于金属离子的还原现象仅发生于具有被镀物的区域，在其它区域并不会产生金属沉积，因此，几乎所消耗的电解液皆可用于在特定区域形成金属层，相较于使用传统蒸镀或溅镀法形成焊垫，此法可以节省约2/3的电镀金属用量。

以下参考图1，说明使用无电电镀法形成焊垫的流程。首先，于步骤101中，形成一发光二极管外延结构，此发光二极管外延结构至少包括一基板、一n形半导体层、一p形半导体层以及位于n形半导体层与p形半导体层间的发光区。当施加一偏压于n形半导体层与p形半导体层，来自于n形半导体层中的电子将与p形半导体层中的空穴于发光区中结合而释出光子。

接着，于步骤102中，在发光二极管外延结构上形成一作为晶种层(seedlayer)的金属层或导体层，以利电解液中的金属离子还原并沉积金属于这些区域上。

于步骤103中，在发光二极管外延结构未被晶种层覆盖的其它表面上覆盖一层保护层或绝缘层。电解液中的金属离子虽然不容易还原在未被晶种层覆盖的区域上，但是，在如晶粒间的沟槽(trench)等表面粗糙度较高的区域，仍可能会有电解液中的金属离子沉积在其表面。此外，p型半导体层与n型半导体层中的电子与空穴可能会排斥与/或吸引电解液中带正电的金属离子，影响分布在p型半导体层与n型半导体层上的金属离子的沉积速率，导致沉积在p极焊垫与n极焊垫上的金属层厚度不同。

于步骤104中，藉由光刻法于保护层或绝缘层上形成焊垫图案。光刻法已为业界人士所熟知，故不再赘述。

于步骤105中，至少将上述结构中晶种层的部分或欲形成电镀层的部分浸入电解液中，进行无电电镀程序，使金属离子还原为金属并沉积在晶种层上。

于步骤106中，移除保护层或绝缘层。移除的方式可使用但不限于湿蚀刻及/或干蚀刻。

第一实施例

以下以垂直型发光二极管制造工艺为例，说明本发明的方法。所谓垂直型发光二极管在此指p极焊垫与n极焊垫分别位于基板的二相对侧。发光二极管的组成包括但不限于II-VI族化合物、III-V族化合物、III族氮化物发光二极管、或其组合。以上述组成形成垂直型发光二极管的技术已为本发明所属技术领域中具有通常知识者所习知，在此不再详述。

参考图2A，一垂直型发光二极管外延结构的剖面图。此结构完成于焊垫形成之前。此外延结构至少包括基板20、n型半导体层21、发光层22、及p型半导体层23。p型半导体层23上形成作为晶种层的预覆层25。p型半导体层23与预覆层25间可以选择性地形成导电层24。此外，导电层24与p型半导体层23间可以选择性地形成一透明导电层(未显示)，此透明导电层可以作为一电流分散层或窗户层。

在此，基板20的材料包括但不限于AlInGaP、AlGaAs、GaAs、SiC、或Si。导电层24的材料包括但不限于铬(Cr)、铂(Pt)、镍(Ni)、锗(Ge)、或任何可以与半导体层形成良好欧姆接触的材料，其厚度则约介于100～1000。预覆层25的材料包括但不限于金(Au)、铜(Cu)、镍(Ni)、或任何可以作为无电电镀法晶种层的材料，其厚度则约介于100～5000。透明导电层的材料包括但不限于ITO、CTO、IZO、AZO、ZnO、或如Ni/Au等的透明导电金属层。导电层24、预覆层25、与透明导电层各自可以使用化学气相沉积、物理气相沉积、或溅镀等任一方式形成。

参考图2B。于p型半导体层23上形成一层绝缘层30以使p型半导体层23与电解液隔离，接着藉由习知光刻制造工艺，于绝缘层30上形成一开孔31以暴露出预覆层25。绝缘层30的材料包括但不限于光致抗蚀剂、SiO₂、SiN_x、或压膜，其厚度则约介于100～17μm。

光致抗蚀剂可使用展研企业股份有限公司(DERY RESOURCESTAIWAN INC.)销售的PR800、亚俊企业有限公司(WELLSPRING&VIMTECH CORP.)销售的NR9-3000P、或台湾安智电子材料股份有限公司(AZElectronic Materials Taiwan Co.，Ltd.)销售的NLOF2035。使用SiO2作为绝缘层30时，绝缘层30上可以选择性地覆盖由鼎森科技股份有限公司(DINSON TECHNOLOGY INC.)销售的DNRL300。

参考图2C，显示利用无电电镀法于预覆层25上形成电镀层25a。电解液的种类则取决于所要形成的电镀层25a，当电镀层25a为金时，可以使用包括亚硫酸金钠的电解液，例如：台湾上村股份有限公司(Taiwan UyemuracCo.，Ltd.)所销售的GobrightTMX-22；当电镀层25a为铜时，可以使用包括硫酸铜的电解液；当电镀层25a为镍时，可以使用包括硫酸镍的电解液。

参考图2D。于电镀层25a形成后，除去绝缘层30，并于基板20下形成一n极焊垫。最后，切割外延结构形成晶粒。

参考图3。p型半导体层23藉由掺杂特定杂质以形成多数受体(acceptor)，反之，n型半导体层21藉由掺杂特定杂质以形成多数施体(donor)。由于作为施体的电子与作为受体的空穴有彼此吸引的倾向，为了维持电平衡，电子会往p型半导体层远离发光区的表层聚集。但是，半导体层上的杂质浓度通常分布并不均匀，导致表层的电子分布亦不均匀。电子密度较高的区域对于电解液中的金属离子有较强的吸引力，会加速金属离子沉积在焊垫上。因此，于相同时间内，掺杂浓度较高的区域所沉积的电镀层较厚，掺杂浓度较低的区域所沉积的电镀层较薄。此外，单一区域中掺杂浓度分布的差异亦可能影响金属离子沉积，因而造成单一电镀层上厚度分布不均，甚至产生未镀区域。本实施例中于p型半导体层上形成绝缘层可以降低电子对于金属离子的吸引力，使金属离子于各区域接近大致相同的沉积速率，进而形成厚度均匀的电镀层。

本实施例中，电镀层虽然形成于p型半导体侧，但是，并不排除其它可能性。若发光二极管外延结构与上述的结构相反，则电镀层亦可以形成于n型半导体层侧。此外，电镀层25a可以覆盖预覆层25的整面，亦可仅覆盖预覆层25表面的部分区域。

第二实施例

以下以水平型发光二极管制造工艺为例说明本发明的另一实施例。所谓水平型发光二极管在此指p极焊垫与n极焊垫位于基板的同一侧。发光二极管的组成包括但不限于II-VI族化合物、III-V族化合物、III族氮化物发光二极管、或其组合。以上述组成形成水平型发光二极管的方法已为本发明所属技术领域中具有通常知识者所习知，故不再详述。

参考图4A，一水平型发光二极管外延结构的剖面图。此结构完成于焊垫形成之前。此外延结构至少包括基板40、n型半导体层41、发光层42及p型半导体层43。其中基板40的材料包括但不限于蓝宝石(sapphire)、CVD钻石、陶瓷、复合材料、玻璃、或任何可以适用于水平型发光二极管结构的材料。p型半导体层43上形成作为晶种层的预覆层45，p型半导体层43与预覆层45间可以选择性地形成导电层44。n型半导体层41上形成作为晶种层的预覆层47，n型半导体层41与预覆层47间可以选择性地形成导电层46。此外，导电层44与p型半导体层43间，以及导电层46与n型半导体层41间可以分别选择性地形成透明导电层(未显示)，此透明导电层可以作为一电流分散层或窗户层。

导电层44与46的材料包括但不限于铬(Cr)、铂(Pt)、镍(Ni)、锗(Ge)、或任何可以与半导体层形成良好欧姆接触的材料。导电层44与46的厚度可以分别介于100～1000。预覆层45与47的材料包括但不限于金(Au)、铜(Cu)、镍(Ni)、或任何可以作为无电电镀法晶种层的材料。预覆层45与47的厚度可以分别介于100～5000。透明导电层的材料包括但不限于ITO、CTO、IZO、AZO、ZnO、或如Ni/Au等的透明导电金属层。导电层44、导电层46、预覆层45、预覆层47、与透明导电层各自可以使用化学气相沉积、物理气相沉积、或溅镀等任一方式形成。

参考图4B。于p型半导体层43与n型半导体层41上形成一层绝缘层50，用以隔离电解液，接着藉由习知光刻制造工艺，于绝缘层50上形成开孔51a与51b，以分别暴露出预覆层47与45。绝缘层50的材料包括但不限于光致抗蚀剂、SiO₂、SiN_x、或压膜，其厚度则约介于100～17μm。光致抗蚀剂可以参考第一实施例中所述的产品，若以SiO₂材料形成绝缘层50时，其上可以选择性地覆盖DNRL300。

参考图4C，显示利用无电电镀法分别于预覆层45及47上形成电镀层45a、47a。电解液的种类取决于所要形成的电镀层，其种类如第一实施例所述。

接着，参考图4D。于电镀层45a与47a形成后，将绝缘层30除去，并切割芯片上的外延结构以形成独立的晶粒。

参考图5。于水平型发光二极管中，n型半导体层与p型半导体层位于基板的同一侧。n型半导体层表层的空穴与p型半导体层表层的电子各自会排斥与吸引电解液中的金属离子，使p极焊垫上金属离子的沉积速率高于n极焊垫上金属离子的沉积速率，导致沉积在p极焊垫上的电镀层厚度大于沉积在n极焊垫上的电镀层厚度。此外，如第一实施例所述，各焊垫上的电镀层也可能会因表层杂质浓度差异而导致沉积厚度分布不均的现象。藉由本实施例的方法，于n型半导体层与p型半导体层上形成绝缘层以降低电子与空穴对于金属离子的吸引力与/或排斥力，使金属离子于各区域接近大致相同的沉积速率，进而形成具有均匀厚度的电镀层。

本实施例中，电镀层45a与47a可以分别覆盖预覆层45与47的整面，亦可仅覆盖预覆层45与47表面的部分区域。

上述各实施例中电镀层的杂质浓度分布可以使用俄歇电子影像能谱仪(Auger Electron Microprobe)、扫描电子显微镜(Scanning ElectronMicroscope)或低能电子绕射(low energy electron diffraction)进行量测。其中，俄歇电子影像能谱仪的量测范围一般约达到数个单层(monolayer)。

虽然本发明已说明如上，然其并非用以限制本发明的范围或实施顺序。对于本发明所作的各种修饰与变更，皆不脱本发明的精神与范围。