用于使用补偿阴极接触形成单掩模超突变结变容管的方法

摘要

本发明公开了一种包括具有补偿阴极接触的超突变结变容管的半导体结构，及其制造方法。所述方法包括在形成子集电极/阴极、集电极/阱和超突变结中使用的单注入掩模。

说明书

技术领域

本发明涉及包括可调谐的并具有高品质因子，即，Q的超突变结变容管的半导体结构，以及制造此半导体结构的工艺。包括具有补偿阴极接触的超突变结变容管的本发明的半导体结构非常适合于在互补金属氧化物半导体(CMOS)和/或双极技术中使用。尤其是，本发明的结构非常适合于在移动或蜂窝电话、个人数字助理(PDA)和其它高射频(RF)电子器件中的部件。

背景技术

变容管形成了一类通常源于pn结的可调谐半导体电容器，其中pn结工作在反偏状态。可以通过调节反偏电压改变变容管的电容。因此，可以通过CV调谐曲线显示变容管的特性。变容管在振荡电路，尤其是压控振荡器(VCO)中极其有用，其中变容管的可调谐性用于调谐电路的振荡频率。由此发现变容管使用在蜂窝或移动电话、PDA、电视、收音机、计算机、有源滤波器，以及第一信号与第二第二信号同步的情况中。

包括离子注入的超突变结的变容管是公知的，而且在本领域内称为“超突变结变容管”。例如，参见美国专利Goodwin等人的No.4,226,648、Pavlidis等人的No.4,827,319、Nguyen等人的No.5,557,140和Coolbaugh等人的No.6,521,506。术语“超突变结”用于表示pn结的分布。超突变结变容管具有这样的掺杂分布，此分布以掺杂剂密度在向结的方向上上升而在结处突然降为零的受控的非线性方式变化。

超突变结变容管具有比pn二极管变容器、肖特基二极管变容器和金属氧化物半导体(MOS)二极管变容器高的调谐范围。而且，超突变结变容管具有几乎为线性的CV特性和高品质因子Q。这些性能优点，即，可调谐性、高Q、和线性CV使得超突变结变容管称为了VCO设计者首选的器件。

为了实现独立于关键的CMOS和BiCMOS工艺的超突变结变容管，现有技术需要实现至少两个独立的关键的注入掩模级。例如，需要一个注入掩模级以形成用于超突变结变容管的子集电极和/或n型注入，而需要另一个注入掩模级以实现形成阳极器件的p+注入和/或突变注入。

为了形成单掩模级的超突变结变容管，需要依靠/实现来自标准pFET源极/漏极注入的p+注入或来自双发射极的p+注入。然而，由于用于形成超突变结的n型注入需要适合具体的p+源极/漏极或发射极注入技术，所以此工艺会限制超突变变容管的模块性。另外，使用p+源极/漏极或发射极注入在将来会引起多种问题，这是由于它是调整p+注入的通用手法，以调谐例如pFET、p+多晶Si电阻器、p+扩散电阻器和双极晶体管的具体器件符合规定。对能量或剂量的任何微小调整都会在使用它的超突变结变容管中引起大的变化。

图1示出了典型现有半导体结构10A的横截面图，它包括一个阴极接触和超突变结变容管。现有结构的超突变结变容管使用至少两个关键掩模级制造。图1中所示结构10A包括含Si衬底12，所述衬底包括掩埋子集电极/阴极14、集电极16、沟槽隔离区域18、穿通注入区域20和超突变掺杂剂区域24。穿通注入区域20在此现有结构的一个点处与子集电极/阴极14接触。掩埋的子集电极14、集电极16、和穿通注入区域20由相同导电类型的掺杂剂(p型或n型，而优选n型)构成。然而，区域14、16和20中的掺杂剂浓度不同。例如，掩埋子集电极14和穿通注入20比集电极16的掺杂重。在衬底12顶部，示出了与穿通注入区域20接触的硅化物区域32。同样在衬底12顶部示出了介质膜30，而且此膜也位于沟槽隔离区域18的顶部。包括例如掺杂多晶Si的基极区域25同样位于衬底12顶部。基极区域25包括含Si衬底12上面的单晶部分26和沟槽隔离区域18和介质膜30上的多晶部分27。硅化物区域34也位于基极区域25的顶部。

除了上面所述的单阴极接触设计，也可以利用现有方法形成双阴极接触结构。图2中示出了包括双阴极接触的结构10B。图2中使用的参考数字与图1中使用的参考数字相同，因此图2中所示的双阴极设计中描述的元件与上面关于图1所述的一样。图2中所示的现有结构的超突变结变容管同样使用至少两个关键掩模级制造。

在上述两种现有结构中，需要两个关键掩模级形成超突变掺杂剂区域。在半导体工业中，都在抱怨现有超突变结变容管需要两个附加的注入掩模级来形成它们。而且，需要找到能够使用单掩模级器件的解决方案，以避免上述问题。

发明内容

本发明提供了一种包括超突变结和补偿阴极接触的半导体结构。包括超突变结的本发明的超突变结变容管是高度可调谐的，具有高Q和线性CV曲线。位于所述超突变结附近的衬底区域中的阴极接触被补偿。“补偿”意味着本发明的阴极接触具有足够高的一种类型的掺杂剂浓度，以有效地相反掺杂相反类型的掺杂剂。

具体地，在广义上，本发明的半导体结构包括：

超突变结，位于半导体衬底的阳极区域中；以及

至少一个补偿的阴极接触，位于邻近所述超突变结但与其隔离，所述至少一个补偿的阴极接触在穿通掺杂剂区域的表面处提供第一导电类型的掺杂剂区域，所述穿通掺杂剂区域与其为子集电极或阴极的下面的第一掺杂剂区域接触。

本发明的半导体结构可用作CMOS和/或双极技术中的衬底，其中一个或多个CMOS和/或双极器件位于其上。

除了提供上述本发明的半导体结构，本发明同样提供了制造此结构的方法，其中单掩模级用于形成超突变结、子集电极/阴极和集电极/阱区域。具体地说，本发明提供制造半导体结构，尤其是CMOS或BiCMOS工艺中的超突变结变容管的方法，此方法不包括外延生长工艺的使用，此工艺是在制造现有超突变结变容管中使用的常用工艺。更加具体地说，本发明提供一种使用单注入掩模以形成超突变结、子集电极/阴极和集电极/阱区域，制造垂直超突变结变容管的方法。

广义上，在形成本发明的半导体结构中使用的本发明的方法包括以下步骤：

提供包括多个位于其中的隔离区域的半导体衬底，所述多个隔离区域限定所述半导体衬底内的阳极区域和至少一个阴极区域；

在所述至少一个阴极区域中形成穿通掺杂剂区域；

使用单注入掩模在所述半导体衬底中形成子集电极/阴极、集电极/阱区域和超突变结，所述超突变结同时位于所述阳极和阴极区域中；以及

选择性注入所述阴极区域，以将位于其中的所述超突变结转变为补偿的阴极接触。

根据本发明，本发明的超突变结的形成包括其上掺杂剂区域的注入，在足够高的剂量下实施此注入，以形成变容管的二极管层，而在足够低的剂量下实施此注入，以使阴极接触区域得到补偿。

附图说明

图1的示意图(通过横截面图)示出了包括超突变结和单阴极接触的现有结构。

图2的示意图(通过横截面图)示出了包括超突变结和双阴极接触或环绕阴极接触的现有结构。

图3A-3D的示意图(通过横截面图)示出了在用于制造包括超突变结和补偿阴极接触的衬底的本发明中使用的基础工艺步骤。

图4的示意图(通过横截面图)示出了在硅化暴露的半导体区域之后图3D的衬底。

图5的示意图(通过横截面图)示出了与图4中类似的衬底，除了形成单阴极接触；此衬底使用与图3A-3D中所示相同的基础工艺步骤制造，除了形成单穿通注入区域。

具体实施方式

现在将参考本申请的附图详细描述本发明，本发明提供了包括具有补偿阴极接触的超突变结变容管的半导体结构及其制造方法，其中使用单掩模形成子集电极/阴极、集电极/阱、和超突变结。在此提供本申请的附图用于说明的目的，因此未按比例绘制它们。

首先参考示出了用于在本发明中形成具有补偿阴极的单掩模超突变结变容管的基础工艺流程的图3A-3D。具体地说，图3A示出了在本发明中使用的初始结构40。如图所示，初始结构40包括具有在其中形成的多个隔离区域44的半导体衬底42。

半导体衬底42包括任何半导体材料，它们包括但不局限于：Si、SiGe、SiC、SiGeC、GaAs、InAs、InP、例如Si/SiGe、Si/SiGeC、绝缘体上硅(SOI)和绝缘体上硅锗(SGOI)的分层半导体。通常，半导体衬底42包括例如Si的含Si半导体。

多个隔离区域44可以包括沟槽隔离区域(如图所示)，或作为选择，隔离区域44可以包括场氧化物(FOX)隔离区域(未示出)。利用本领域内公知的技术形成隔离区域44。例如，当隔离区域44为FOX隔离区域时，可以使用常规的硅的局部氧化工艺。或者，当隔离区域44由沟槽隔离区域组成时，通过光刻、蚀刻和沟槽填充形成沟槽隔离区域44。光刻步骤包括给衬底42的表面施加光致抗蚀剂、将光致抗蚀剂暴露到所需的照射图案并使用常规抗蚀剂显影液显影暴露的光致抗蚀剂。在形成沟槽隔离区域44中使用的蚀刻步骤包括例如反应离子蚀刻、离子束蚀刻、等离子体蚀刻或激光切除的干蚀刻工艺，或者其中使用化学蚀刻剂的湿蚀刻。沟槽填充工艺包括淀积例如氧化物的沟槽介质材料。沟槽隔离区域44的形成还包括稠化和/或平面化工艺。

多个隔离区域44限定了包括阴极接触区域100A和100B以及阳极区域102的衬底的各个区域。虽然示出了两个阴极接触区域，本发明的方法也预期包括单阴极接触区域的结构。

接下来，如图3B中所示，例如，在阴极接触区域100A和100B中的衬底的暴露部分中形成第一掺杂剂区域46。第一掺杂剂区域46也可以称作穿通掺杂剂区域。第一掺杂剂区域46，即，穿通掺杂剂区域包括可以是n型或p型掺杂剂的第一导电类型的掺杂剂。

通过光刻和离子注入形成第一掺杂剂区域46。利用本领域内的技术人员公知的常规离子注入条件实施离子注入步骤。用于形成包括例如As、Sb或P的n型掺杂剂的第一掺杂剂区域46的典型条件包括但不局限于：选择从约10¹⁴到约10¹⁶原子/cm³的离子剂量和从约20到约800keV的能量。当在本发明的此时注入例如B或Ga的p型掺杂剂时，可以使用下面的条件：选择从约10¹⁴到约10¹⁶原子/cm³的离子剂量和从约10到约400keV的能量。可以通过利用标准的CMOS FET阱形成此第一掺杂剂区域46，或者也可以通过利用通常用于电接触双极器件的子集电极的BiCMOS/双极穿通/分流工艺形成此第一掺杂剂区域46。

第一掺杂剂区域46中的掺杂剂浓度根据采用的离子的剂量和类型而变化。第一掺杂剂区域46中的n型掺杂剂的典型浓度范围为从约10¹⁸到约10²⁰原子/cm³，而第一掺杂剂区域46中的p型掺杂剂的典型浓度范围为从约10¹⁸到约10²⁰原子/cm³。

然后利用常规剥离工艺从结构除去在形成第一掺杂剂区域46中使用的注入掩模。然后在结构上形成另一个注入掩模(未示出)，此掩模用于形成第二掺杂剂区域48、第三掺杂剂区域50、第四掺杂剂区域52和第五掺杂剂区域54。第二掺杂剂区域48表示子集电极/阴极区域，而第三掺杂剂区域50表示集电极/阱区域。第四掺杂剂区域52表示超突变结的下掺杂剂区域，而第五掺杂剂区域54表示超突变结的上掺杂剂区域。图3C示出了包括这些不同掺杂剂区域的结构。

根据本发明，第二掺杂剂区域48、第三掺杂剂区域50和第四掺杂剂区域53包括与第一掺杂剂区域46相同导电类型的掺杂剂，例如，第一导电类型的掺杂剂，而第五掺杂剂区域54包括与第一导电类型相反的第二导电性的掺杂剂。在一个实施例中，非常优选掺杂剂区域46、48、50和52包括n型掺杂剂，而区域54包括p型掺杂剂。在此也预期相反的掺杂配置。在第五掺杂剂54和第四掺杂剂区域之间形成的界面53形成了超突变结变容管的结。

在本发明中，第二掺杂剂区域48的深度D2比第三掺杂剂区域50的深度D3深，而第三掺杂剂区域50的深度D3比第四掺杂剂区域52的深度D4深，而第四掺杂剂区域52的深度D4比第五掺杂剂区域54的深度D5深。也就是D2＞D3＞D4＞D5。

根据本发明，通常首先形成第二掺杂剂区域48，接着形成第四掺杂剂区域52和第五掺杂剂区域54；在形成第二掺杂剂区域52期间形成第三掺杂剂区域50。虽然具体描述了此顺序，但是也预期其它的注入顺序和由此形成的掺杂剂区域48、52和54。

具体地，利用常规淀积工艺给图3B中所示结构的表面施加光掩模。然后使用光刻工艺以打开整个结构上的光掩模。然后实施第二注入步骤以在衬底42的表面下形成第二掺杂剂区域(子集电极/阴极)48，以使它接触第一掺杂剂区域，即，穿通注入区域。此第二注入步骤的较浅的尾部有效地在第二掺杂剂区域48顶部形成了第三掺杂剂区域50，如图3C所示。

具体地，通过使用能够在衬底42内形成子集电极/阴极的离子注入条件在结构中注入优选为n型的第一导电类型的掺杂剂，形成第二掺杂剂区域48。在形成第二掺杂剂区域48中使用的离子注入条件可以根据使用的掺杂剂离子的类型变化。对于优选的n型掺杂剂，通常利用从约5×10¹³到约10¹⁵原子/cm³的离子剂量和从约300到约1500keV的能量。对于n型掺杂剂，通常利用从约5×10¹³到约10¹⁵原子/cm³的离子剂量和从约200到约800keV的能量。第二掺杂剂区域48中的掺杂剂浓度取决于注入期间使用的离子剂量。通常第二掺杂剂区域48具有从约10¹⁸到约10²⁰原子/cm³的n型掺杂剂浓度。p型掺杂剂的典型浓度从约10¹⁸到约10²⁰原子/cm³。注意，第二掺杂剂区域48具有比同在第二注入步骤期间形成的第三掺杂剂区域50更高的掺杂浓度。具体地说，第三掺杂剂区域50代表第二掺杂剂区域48的较浅的掺杂剂尾部。第三掺杂区域50由此包括与第二掺杂剂48相同导电类型的掺杂剂，然而，第三掺杂剂区域具有比第二掺杂剂区域低的掺杂剂浓度。通常，第三掺杂剂区域50，例如，集电极或阱区域具有从约10¹⁷到约10¹⁹原子/cm³的n型掺杂剂浓度。第三掺杂剂区域50的典型的p型掺杂剂浓度在从约10¹⁷到约10¹⁹原子/cm³的范围内。

接下来，通过将第一导电性的掺杂剂离子注入衬底42的暴露部分，形成第四掺杂剂区域52，即，超突变结的下掺杂剂区域。优选第四掺杂剂区域52包括n型掺杂剂。当使用n型掺杂剂时，在形成第四掺杂剂区域52中使用的离子注入步骤包括从约10¹³到约10¹⁴原子/cm³的离子剂量和从约30到约300keV的能量，这取决于用的是什么掺杂剂种类。当使用p型掺杂剂时，注入条件包括从约10¹³到约10¹⁴原子/cm³的离子剂量和从约10到约300keV的能量。相对于下面的第三掺杂剂区域50，第四掺杂剂区域52是重掺杂区域。通常，第四掺杂剂区域50具有从约10¹⁷到约10¹⁹原子/cm³的n型掺杂剂浓度。第四掺杂剂区域52的典型p型掺杂剂浓度在从约10¹⁷到约10¹⁹原子/cm³的范围内。

在形成第四掺杂剂区域52之后，通过另一注入步骤形成第五掺杂剂区域54，例如，超突变结的上层。和前面其中采用第一导电类型的掺杂剂的注入不一样，在形成第五掺杂剂区域54中使用的注入步骤使用第二导电类型的掺杂剂，它与第一导电类型掺杂剂的导电性不同。例如，在其中区域46、48、50和52包括n型区域的优选实施例中，第五掺杂剂区域54包括p型掺杂剂。也预期相反的掺杂剂配置。当在形成第五掺杂剂区域54中采用p型掺杂剂时，注入条件包括从约5×10¹⁴到约10¹⁶原子/cm³的离子剂量和从约5到约30keV的能量。当使用n型掺杂剂时，在形成第五掺杂剂区域54中使用的注入条件包括从约5×10¹⁴到约10¹⁶原子/cm³的剂量和从约10到约150keV的能量。第五掺杂剂区域54中的第二导电类型的掺杂剂的浓度通常从约10¹⁹到约10²¹原子/cm³。

注意，在形成第四和第五掺杂剂区域52、54中分别使用的各种注入同时有效注入了阴极区域100A和100B以及阳极区域102。根据本发明，在足够高的剂量下实施超突变结的上掺杂剂区域，即，第五掺杂剂区域54的形成，以形成变容管的二极管层，而在足够低的剂量下实施此形成，以在阴极接触区域中得到补偿。

然后从结构除去用于形成区域48、50、52和54的注入掩模，并施加和构图另一个注入掩模，以暴露阴极区域100A和100B。接下来，实施来自CMOS FET工艺的利用第一导电类型的掺杂剂的标准源极/漏极注入，以在阴极区域100A、和100B中形成高掺杂的区域56，如图所示。“高掺杂的区域”意味着具有约10²⁰原子/cm³或更大的掺杂剂浓度。具体地说，此注入补偿第一掺杂剂区域46的表面处的第五掺杂剂区域54，形成从第一掺杂剂区域46的表面下至第二掺杂剂区域48的第一导电类型的掺杂剂区域，如图3D中所示。可以简单利用用于FET的源极/漏极的注入，只要在足够低的剂量下和足够浅的区域中以与此第五掺杂剂区域54的导电类型相反的此标准FET源极/漏极注入补偿第五掺杂剂区域54。

如上所述，从结构除去高掺杂的区域56中使用的注入掩模，并随后利用常规硅化工艺形成硅化物接触58。具体地说，通过在图3D中所示结构的表面上淀积能与硅反应的金属来形成硅化物接触58。在形成硅化物中使用的金属包括导电金属，例如Ti、Ta、Ni、Co、W、Pd、Pt、Rh、Ir、Au及其合金。如果衬底不包括硅，可以在形成金属之前在衬底表面上形成例如外延Si的含硅层。利用例如化学气相淀积、等离子体增强化学气相淀积、溅射、蒸发、原子层淀积、化学溶液淀积等的常规淀积工艺形成金属。金属层的厚度可以变化，而且这不是最关键的，只要厚到足以促使硅化物形成即可。然后在促使金属和硅之间反应并随后形成最低电阻相的稳定硅化物的条件下退火包括金属的结构。硅化物退火可以包括后面跟随除去任何未反应金属的蚀刻步骤的单退火步骤，或两步退火，其中通常在高于第一退火的温度下实施第二退火。退火的条件，即，时间和温度可以根据要形成的硅化物的类型而变，而此条件是本领域内的技术人员公知的。

图4示出了在阴极区域100A和100B以及阳极区域102上形成硅化物接触58的硅化形成之后形成的结构。图5示出了与图4所示结构类似的结构，除了示出的是单阴极接触。

图4或5中所示的结构可以用作其中可以形成一个或多个双极器件、CMOS器件或其组合(BiCMOS)的衬底。这些各种器件的制造对于本领域内的技术人员来说是公知的，并由此在此没必要提及CMOS和/或双极器件的制造。

为了显示本发明的方法能够形成满足电流规定的超突变结变容管，参考表1，该表对比了本发明的超突变结变容管和现有的使用双掩模工艺制造的超突变结变容管。除了在阴极区域中只有穿通注入区域46(即，从阴极接触区域减去区域56、54和52)，现有结构看起来非常像本发明的结构。

表1

结构C_max(fF/μm²)调谐率2Ghz最小Q2Ghz最大Q5Ghz最小Q5Ghz最大Q现有2.53.49540035150本发明3.03.510241541168

表1提供的结果显示使用比现有超突变结变容管简单的工艺制造的本发明的超突变结变容管具有类似的可调谐性和品质因子，Q特性。这些结果显示本发明的方法制造了在可调谐性和Q因子项上与现有超突变结变容管等同的超突变结变容管。本发明的优点在于可以利用比现有技术公开的方法简单的方法形成本发明的超突变结变容管的事实。应该注意，与其中使用至少两个关键掩模级形成超突变结变容管的图1和2中所示现有结构不同，本发明的结构包括补偿的阴极接触。

尽管关于优选实施例具体显示和描述了本发明，但是本领域内的技术人员应该理解，在不脱离本发明的精神和范围的情况下可以在形式和细节上进行上述和其它改变。因此，本发明旨在不受所述和所示的确切形式和细节的限制，而是落入所附权利要求的精神和范围之内。