硅上互连电容提取

摘要

本发明涉及一种用于硅上互连电容(Cx)提取的芯片上电路，所述电路对集成的晶体管中的工艺变化进行自补偿。所述电路(10)包括：信号发生装置(20)，用于产生连接到第一信号延迟装置(31)和第二信号延迟装置(32)的周期性脉冲信号，所述第一信号延迟装置(31)和第二信号延迟装置(32)用于分别延迟所述脉冲信号，其中，所述第二信号延迟装置(32)被构造成具有受所述互连电容(Cx)影响的延迟；逻辑XOR门(35)，用于连接所述第一延迟装置(31)的第一延迟信号和所述第二延迟装置(32)的第二延迟信号，所述逻辑XOR门(35)连接到信号积分装置(40)；以及所述信号积分装置(40)连接到模数转换装置(50)。同时，在传统的未补偿(如只有延迟线)的系统中的误差可能高至30％，而在根据本发明的电路中，由于前端中的工艺变化导致的误差为大约2％。此外，提供数字格式的输出，因而能够以简单的外部硬件快速地测量输出。此外，脉冲信号频率可以用作监视器，来测量前端中的工艺变化。此外，由于电路(10)非常精确且很容易测量，所以该电路是作为将来制造的各种芯片的工艺监视器的最好选择。