用以解决电荷陷获非易失性存储器中难以擦除状态的方法

摘要

本发明提供一种用来操作氮化物陷获存储单元以解决难以擦除状态的方法，其通过使用重置技术而消除或减少在结区域中央的电子数目。当进行如500或100次一连串编程与擦除循环之后而检测到难以擦除状态时，使用衬底瞬变热空穴(STHH)重置操作。此衬底瞬变热空穴重置注入的空穴远离带至带隧穿热空穴(BTBTHH)注入的结面，使得STHH重置在循环耐久度方面可以维持于理想的循环范围，以消除或减少在后续编程与擦除循环中难以擦除的状态。

说明书

技术领域

本发明通常涉及电可编程可擦除存储器，并尤其涉及在电荷陷获存储器的高循环耐久度条件下解决难以擦除状态的方法。

背景技术

基于电荷储存结构的电可编程可擦除非易失性存储技术，例如电可擦除可编程只读存储器(EPPROM)以及闪存等，应用于许多现代装置中。闪存的设计，包括可独立编程以及读取的存储单元阵列。闪存中的检测放大器，用来检测储存在非易失性存储器中的数据值或数值。在典型的检测方式中，流经此存储单元的电流被电流检测放大器检测与参考电流进行对比。

在EEPROM以及闪存中，使用多个存储单元结构。随着集成电路的尺寸缩小，研发的焦点也着重于以电荷陷获介质层为基础的存储单元结构，因为其工艺可缩小而且简单。以电荷陷获介质层为基础的存储单元结构，包括业界所熟知的氮化物只读存储器(NROM)、硅-氧化物-氮化物-氧化物-硅(SONOS)、以及PHINES等。这些存储单元结构通过在如氮化硅的电荷陷获介质层中陷获电荷而储存数据。随着负电荷被陷获，此存储单元的临界电压则随之增加。此存储单元的临界电压通过从电荷陷获层中移除负电荷而降低。

NROM器件使用了相当厚的底氧化层以防止电荷流失，其厚度可大于3纳米，且典型地为约5至9纳米。为了擦除此单元，并不使用直接隧穿，而使用以带至带隧穿所引发的热空穴注入(BTBTHH)。然而，此热空穴注入会造成氧化层的破坏，导致高临界电压单元中的电荷流失、以及低临界电压单元中的电荷增加。此外，由于在电荷陷获结构中难以擦除的电荷累积，则在编程与擦除循环时必须逐渐增加擦除时间。此电荷累积的发生原因，是由于空穴注入点与电子注入点并不重迭，同时在擦除脉冲之后仍残留有部分电子。此外，在NROM闪存器件的区段擦除时，每一单元的擦除速度会因为工艺变化(例如沟道长度变化)而不同。此擦除速度的不同将导致擦除状态的大范围临界电压(Vt)分布，而使得部分单元变成难以擦除、部分单元过度擦除。因此，在许多次编程与擦除循环之后，目标临界电压区间会被关闭，而造成不佳的耐久度。此现象在器件尺度日益缩小时更显严重。

典型的闪速存储单元结构，是将隧道氧化层置于导电多晶硅层与结晶硅半导体衬底之间。此衬底指源极区域与漏极区域，且此二者以其下的沟道区域分隔。闪存的读取动作可通过漏极检测或源极检测而执行。以源极端检测而言，一条以上的源极线连接至存储单元的源极区域，以读取从存储阵列中特定存储单元所流出的电流。

传统的浮动栅极在导电浮动栅极中储存一位的电荷。NROM单元的出现，则因为在每一NROM单元中可提供二位的快闪单元而储存电荷于氧化物-氮化物-氧化物(ONO)介电层中。在NROM存储单元的典型结构中，氮化物层用做为陷获材料，其设置于顶氧化物层与底氧化物层之间。此ONO迭层结构有效地取代了在浮动栅极器件中的栅极介质层。在ONO介质层中的氮化物层电荷，可在NROM单元的左侧或右侧被陷获。

经常用以编程NROM阵列中的NROM单元的方法，为热电子注1入技术。在擦除操作中，经常用以擦除存储单元的技术称为带至带隧穿热空穴注入，其擦除能力与横向电场息息相关。NROM单元中位于被擦除侧的侧向电位，可能对于擦除能力会具有侧向电场效应。评估NROM阵列中的耐久度以及保存力时，擦除能力的不平均会由于循环与烘烤而导致裕量损失。NROM单元的另一侧是浮动的(或接地)，而可能连接至不确定的电压电平(例如1伏特或4伏特)，进而导致阵列单元中不稳定的擦除临界电压。此将进而导致在擦除操作之后的Vt分布区间更宽。

NROM型器件典型地历经一连串的编程与擦除循环，进而导致电子迁徙至更接近沟道区域的中央位置。在后续使用BTBTHH等技术而进行的擦除操作中，则会难以将空穴移往此沟道区域的中央，进而使得位于接近沟道区域的电子难以擦除。此难以擦除的状态发生于多位单元中，例如具有局域化热电子以及热空穴注入编程与擦除程序的NROM存储器。

电荷陷获存储器中典型的空间分布，为电子与空穴会倾向于局域化。电子的分布通常并不等于空穴的分布，进而造成临界电压Vt在每一次编程/擦除循环之后往上升高，并在氧化物-氮化物-氧化物结构中的沟道区域留下电子。因此，在高循环耐久度的要求下，编程事件与擦除事件之间的临界电压区间会变窄，并且电子累积的情形变得更严重。此现象一般称为“难以擦除”状态。难以擦除状态无法轻易地以带至带隧穿热空穴技术擦除，因为空穴注入对于空间分布的要求非常高。

因此，需要设计一种方法以解决氮化物陷获存储器中的难以擦除状态，以克服在多个编程与擦除循环后电子与空穴注入失配的现象。

发明内容

本发明提供一种操作氮化物陷获存储单元的方法，通过使用重置技术而消除或减少流至结区域的中央之电子数目，以解决难以擦除状态的问题。当在如500或100次等一连串的编程与擦除循环后检测到难以擦除状态时，则施加衬底瞬变热空穴(STHH)重置操作。此衬底瞬变热空穴重置将空穴注入于远离带至带隧穿空穴(BTBTHH)注入的结面，使得STHH重置的循环耐久度可维持于理想的循环区间，以消除或减少在后续编程与擦除循环中的难以擦除状态。

较广泛地陈述，一种用以解决在电荷陷获存储器中难以擦除状态的方法，此电荷陷获存储器具有栅极电压以及体电压，此方法包括：响应在电荷陷获存储器中经过多次编程以及擦除循环之后所显现的状态，以进行衬底的瞬变热空穴重置；以及进行此衬底瞬变热空穴重置，是通过将此电荷陷获存储器的临界电压调整至等于重置电压而完成，且此衬底的瞬变热空穴重置包括：施加具有脉冲宽度的栅极电压；以及施加具有脉冲宽度的体电压，其中该体电压的脉冲宽度短于该栅极电压的脉冲宽度；以及其中该栅极电压与该体电压二者的脉冲宽度的差异，足以将空穴从沟道区域移动至该电荷陷获存储器。

一种用以解决在电荷陷获存储器中难以擦除状态方法，此电荷陷获存储器具有栅极电压以及体电压，此方法包括：在电荷陷获存储器中进行多个编程与擦除循环后，决定状态的存在以进行衬底瞬变热空穴重置；以及进行此衬底瞬变热电重置，是将此电荷陷获存储器的临界电压调整至等于重置电压而完成，此衬底瞬变热空穴重置包括：重置具有长偏压脉冲宽度的栅极电压；重置具有短偏压宽度的体电压，此短偏压脉冲宽度闭栅极电压的脉冲宽度短；以及制造一时间集合，其足以将空穴从沟道区域移动至此电荷陷获存储器；其中此时间集合为此栅极电压的长偏压脉冲宽度与此体电压的短偏压脉冲宽度之间的时间差。

本发明的优点在于，其通过以区域化储存电荷的两侧操作，提供了用以解决难以擦除状态的方法。本发明的另一优点在于其减少了由衬底瞬变热空穴重置所造成的擦除劣化，使得其保持性能得以改善，并减少热空穴的伤害。

以下详细说明本发明的结构与方法。本发明内容说明章节目的并非在于限定本发明。本发明由权利要求所限定。凡本发明的实施例、特征、目的及优点等将可通过下列说明书、权利要求书及附图获得充分了解。

附图说明

图1为简化结构图，其根据本发明而示出进行衬底瞬变热空穴重置的电荷陷获存储器。

图2为时序图，其根据本发明而示出Vg偏压相对于Vb偏压的波形图。

图3为简化流程图，其根据本发明而示出用以执行衬底瞬变热空穴重置的流程。

图4为示意图，其根据本发明而示出多个临界电压收敛至特定电压的趋势。

图5为示意图，其根据本发明而示出所需进行衬底瞬变热空穴重置操作的总时间集合。

图6A为在先技术示意图，其根据本发明绘示代表编程电压状态的第一曲线以及代表擦除电压状态的第二曲线；图6B为示意图，其根据本发明示出代表编程电压状态的第一曲线以及代表擦除电压状态的第二曲线。

主要器件符号说明

100                 电荷陷获存储器

110                 多晶硅栅极

120                 顶介质结构

130                 电荷陷获结构

131，133            电子

132，134            空穴

140                 底介质结构

150                 衬底

152                 p掺杂区域

160                 n+掺杂区域

170                 n+掺杂区域

180                 栅极电压，Vg

190                 体电压，Vb

410，420，430       临界电压

510，520，530       曲线

610，660            第一曲线

615，625，665，675  循环区间

620，670            第二曲线

具体实施方式

请参照图1，其显示简化结构图，该图示出一电荷陷获存储器100，以利用衬底瞬变热空穴重置(STHH)操作而进行重置操作。此电荷陷获存储单元在具有带有n+掺杂区域160，170与n+掺杂区域之间的p掺杂区域152的衬底150上。底介质结构140(底氧化物)位于衬底150之上，电荷陷获结构130(例如氮化硅层)位于此底介质结构140之上，且顶介质结构120(顶氧化物)位于此电荷陷获结构130之上，同时N+多晶硅栅极110位于此顶介质结构120之上。栅极电压180Vg，施加至n+多晶硅栅极110，且体电压190Vb，施加至此p-阱衬底150。代表性的顶介质包括厚度约为5至10纳米的二氧化硅以及氮氧化硅，或者其它高介电常数物质，包括如氧化铝等。代表性的底介质包括厚度约为3至10纳米的二氧化硅以及氮氧化硅，或者其它类似高介电常数物质。代表性电荷陷获结构包括厚度约为3至9纳米的氮化硅，或其它类似高介电常数材料，包括如氧化铝、氧化铪(HfO₂)、氧化铈(CeO₂)等。此电荷陷获结构可为电荷陷获物质的非连续集合的囊或颗粒，或如图所示的连续层。此电荷陷获结构130可陷获如电子131，133的电荷。

电子131，133在编程循环中注入电荷陷获结构130之中。衬底瞬变热空穴重置将致使空穴从沟道的中央汇集而移至边缘，并通过底介质结构140、进而进入电荷陷获结构130中，如图中的空穴132，134所示。现有的如带至带热空穴擦除的擦除技术中，空穴典型地施加至n+区域160，170。在一实施例中，此栅极电压Vg180设定为-3伏特，体电压Vb设定至8伏特，而源极与漏极则为浮动。

例如NORM型单元的存储单元，具有厚度介于3至10纳米的底氧化物、厚度介于3至9纳米的电荷陷获层、以及厚度介于5至10纳米的顶氧化物。例如SONOS型单元的存储单元，具有厚度介于1至3纳米的底氧化物、厚度介于3至9纳米的电荷陷获层、以及厚度介于3至10纳米的顶氧化物。

如本文中所述及，“编程”指提升存储单元的临界电压，而“擦除”则指降低存储单元的临界电压。然而，本发明同时包括产品与方法，其中“编程”指提升存储单元的临界电压，而“擦除”则指降低存储单元的临界电压。同时也可以是产品与方法，其中“编程”指降低存储单元的临界电压，而“擦除”则指升高存储单元的临界电压。

本发明的栅极至衬底的偏压根据实施例中的电荷平衡脉冲所决定，其与介质迭层的有效厚度(EOT)相关，此介质迭层包括顶介质层、电荷陷获结构以及底介质层，其中有效厚度为根据二氧化硅的电容率(即介电系数)而归一化的实际厚度。举例而言，当顶介质层、电荷陷获结构以及底介质层分别包括二氧化硅、氮化硅、以及氧化硅时，此结构称为ONO迭层。以ONO迭层而言，有效厚度为顶氧化层的厚度、加上底氧化层的厚度、加上(氮化硅的厚度乘以氧化物的电容率、再除以氮化硅电容率)。此时，NROM型与SONOS型存储单元的电荷平衡脉冲的偏压设置如下所示：

1.符合本说明书目的的NROM型单元具有厚度大于3纳米的底氧化层。此介质迭层具有有效厚度(例如10至25纳米)，且底氧化层的厚度大于3纳米，以防止空穴从衬底直接隧穿，同时具有栅极至衬底的偏压(例如-5至-24伏特)，且由有效厚度所分配的电压大于0.7伏特/纳米，且较佳为约1.0伏特/纳米，正负误差约10％。

NROM单元中ONO之有效厚度计算：

                         最小值  最大值

顶氧化物(电容率＝3.9)    5纳米  10纳米

氮化硅(电容率＝7)        3纳米  9纳米

底氧化物(电容率＝3.9)    3纳米  10纳米

                                                                     

总和              5+3*3.9/7+3＝10 10+9*3.9/7+10＝25

                        (纳米)    (纳米)

2.符合本说明书目的的SONOS型单元具有厚度小于3纳米的底氧化层。此介质迭层具有有效厚度(例如5至16纳米)，且底氧化层的厚度小于3纳米，以允许空穴从衬底直接隧穿。此SONOS型单元具有栅极至衬底的偏压(例如-5至-24伏特)，且由有效厚度所分配的电压大于0.3伏特/纳米，且较佳的为约1.0伏特/纳米，正负误差约10％。在NROM型存储器或SONOS型存储器中，栅极至衬底的操作偏压实质上相等或类似。然而，由有效厚度所分配的电压，随着NROM型存储器与SONOS型存储器的不同而改变。

SONOS型单元中ONO之有效厚度计算：

                         最小值  最大值

顶氧化物(电容率＝3.9)    3纳米  10纳米

氮化硅(电容率＝7)        3纳米  5纳米

底氧化物(电容率＝3.9)    1纳米  3纳米

                                                                         

总和             3+3*3.9/7+1＝5.7 10+5*3.9/7+3＝15.8

                        (纳米)    (纳米)

位于迭层中除了二氧化硅以及氮化硅以外的材料，其有效厚度以相同方式计算，即以二氧化硅的电容率除以此材料的电容率做为因子而归一化此材料的厚度。

图2为一时序图，其示出栅极偏压Vg180与体偏压Vb190之间的时序关系。此栅极偏压Vg180的偏压脉冲宽度大于体偏压Vb190的偏压脉冲宽度。当栅极偏压Vg从保持态转换至充电态时，栅极偏压Vg的脉冲宽度将延伸至比体偏压Vb从保持态转换至充电态时的脉冲宽度为长的时间段。在本实施例中，体偏压Vb190的充电时间脉冲宽度为10μs，并与栅极偏压Vg180的充电时间脉冲宽度重叠。在栅极偏压Vg180为-3伏特、而且体偏压Vg190为8伏特时二者所重迭的充电时间，产生了衬底瞬变热空穴重置，并使空穴从沟道迁移至中央，因为体偏压Vb190与栅极偏压Vg180之间的电压差而进入底介至结构140、接着进入电荷陷获结构130。由于体偏压Vb190的电平大于栅极偏压180的电平，使得空穴从沟道经过底氧化层140而进入电荷陷获层130。

栅极偏压Vg180的充电时间脉冲宽度，大于体偏压190的充电时间脉冲宽度，因此在栅极偏压Vg180与体偏压Vb190重迭的充电时间10μs之后，有一段收集时间。在本例中收集时间约为1毫秒，即空穴从沟道经过底介电结构140而进入电荷陷获结构130所需要的时间。

请参见图3，其为简化的流程图，示出用以执行衬底瞬变热空穴重置的流程300。在步骤310中，提供新的氮化物存储元件如电荷陷获存储器100，以进行编程与擦除。在步骤320中，此新的电荷陷获存储器100利用衬底瞬变热空穴技术而重置，而临界电压调整至等于区块重置临界电压(Vt＝RV)。此流程300以沟道热电子(CHE)而编程此电荷陷获存储器100，其中此临界电压值大于编程确认电平(Vt＞PV)。在步骤340中，此流程300利用带至带隧穿热空穴而擦除此电荷陷获存储器100，其中临界电压值低于擦除确认电平(Vt＜Ev)。在步骤350中，此流程检测此氮化物存储元件100是否位于符合上述用以执行衬底瞬变热空穴重置的状态。若此电荷陷获存储器100并未符合衬底瞬变热空穴重置的条件，此流程300则回到步骤330以继续在步骤330进行编程、并在步骤340擦除此电荷陷获存储器100。然而若此氮化物存储元件100符合衬底瞬变热空穴重置的条件，即在电荷陷获存储器100中检测到了难以擦除状态时，则此流程300将利用衬底瞬变热空穴重置技术而重置此电荷陷获存储器100，其中此临界电压值设定至等于区块重置临界电压(Vt＝RV)。

在替代实施例的步骤350中，此电荷陷获存储器100可在预定数目的循环后(例如500或1000次编程/擦除循环)，周期性地进行步骤360重置。在又一实施例中，当擦除电压状态高于预定擦除电压值或重置电压某一数值以上(例如200mV)时，那么接着步骤360以衬底瞬变热空穴重置技术而重置此氮化物存储元件100。在另一实施例中，此衬底热空穴重置方法可应用于标准编程与擦除循环中的擦除技术。

图4为一示意图，其示出不同临界电压收敛至特定电压。图400中的Y轴为电压电平，而X轴则代表擦除循环的次数。在图400中，使用了三个示例临界电压Vt1 430，Vt2 420，与Vt3 410，其中每一临界电压的起始值位于不同电压电平。第一临界电压Vt1 430起始于约3.5伏特，第二临界电压Vt2 420起始于约4.0伏特，第三临界电压Vt3 410则起始于约4.6伏特。最终，这三个临界电压Vt1 410，Vt2 420，与Vt3 430收敛至大约等于2.2伏特的同一电压电平。此不同临界电压的自我收敛效应，意味着电荷陷获存储器100在特定的衬底瞬变热空穴偏压之下，将重置至相同的电压电平。

图5为一示意图，其示出用以进行衬底瞬变热空穴重置所需要的时间集合。图500中的Y轴代表电压电平，而X轴则代表擦除次数。在图500中示出了数个不同的时间集合的持续时间，其中曲线510显示了时间集合等于0的效应、即临界电压电平的变化相当小，而曲线520的时间集合为100ms、使得其临界电压电平产生了大幅的间隔。如上所述的时间集合，代表了空穴从沟道经过底介质结构140而进入电荷陷获层310中所需要的时间。

图6A为在先技术示意图600，其示出样本曲线特征，其中第一曲线610代表编程电压(PV)的状态，而第二曲线620则代表擦除电压(EV)的状态。在同一示意图600中，第一曲线610代表起始编程电压约为3.8伏特的编程电压状态，而第二曲线620则代表起始擦除电压约为1.8伏特的擦除电压状态。位于第一曲线610的起始电压与第二曲线620的起始电压之间的循环区间615，约为3.0伏特。随着编程与擦除循环次数的增加，在第一曲线610与第二曲线620之间的循环区间，则为一时间的函数并逐渐缩小。第二曲线620中擦除电压状态的增加，引起在电荷陷获存储器100中的接面区域中央所聚集的电子。举例而言，在100次编程与擦除循环之后，第一曲线610的编程电压约为4.7伏特，而第二曲线620的擦除电压约为3.3伏特，使得循环区间625仅约为1.5伏特。为了使电荷陷获存储器正常运作，则需要在编程电压状态与擦除电压状态之中具有充分的间隔，例如1.8伏特。

在图6B的进一步说明中，示意图650说明了示例的曲线特征，其中第一曲线660代表编程电压状态，而第二曲线670则代表以衬底瞬变热空穴重置的擦除电压。此衬底瞬变热空穴重置解决了难以擦除状态，因此在编程电压状态660与擦除电压状态670之间的循环区间，仍维持有一定间隔而足以使电荷陷获存储器100正常运作。在示例示意图650中，第一曲线660代表着起始编程电压约为3.8伏特的编程电压状态，而第二曲线670则代表着起始擦除电压约为1.8伏特的擦除电压状态。在第一曲线660的起始电压与第二曲线670的起始电压之间的循环区间665约为3.0伏特。即使是在数百个编程与擦除循环之后，代表擦除电压状态的第二曲线670仍维持大致上未改变的水平。举例而言，在1000次编程与擦除循环之后第一曲线660的编程电压约为3.8伏特，而第二曲线670的擦除电压约为1.8伏特，使得循环区间675约为1.8伏特。

本发明已参照较佳实施例来加以描述，例如在本发明中所使用的方法可是用于任何形式的氮化物陷获存储器，包括N沟道与P沟道SONOS型的器件与浮动栅极存储器。此外，虽然上述说明中以带至带隧穿热空穴而擦除沟道热电子编程，此衬底瞬变热空穴重置方法也可应用于其它编程技术，包括源极侧注入(SSI)、脉冲激发衬底热电子注入(PASHEI)或沟道起始次级电子(CHISEL)，而且同时在氮化物陷获存储器的双位操作中，使用带至带热空穴隧穿热空穴擦除操作。应该了解的是，本发明创作并不受限于其详细描述内容。替换方式及修改方式已在先前描述中所建议，并且其它替换方式及修改方式是本领域的技术人员可想到的。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的，皆不脱离本发明的精神范畴。因此，所有这些替换方式及修改方式意欲落在本发明所附的权利要求书及其等同物所界定的范畴之中。