防止半导体器件中不同材料之间产生空隙的方法

摘要

本发明提供防止半导体器件中不同材料之间产生空隙的方法，在形成存储单元的多晶硅接触栓塞之后，在多晶硅接触栓塞上形成Ti/TiN/W叠层金属层LM1构成的W层之前，在多晶硅接触栓塞上形成第二层磷硼硅酸盐玻璃(BPSG)层阻挡层，腐蚀LM1层的含氯的等离子体腐蚀气体不腐蚀磷硼硅酸盐玻璃(BPSG)阻挡层，防止含氯的等离子体腐蚀气体腐蚀LM1层下面的多晶硅接触栓塞。因此，在形成存储单元的W层接点时，多晶硅接触栓塞与LM1层构成的W层存储单元接点(CCT)之间不会形成空隙。

说明书

技术领域

本发明涉及半导体器件的制造方法，特别涉及防止半导体器件中不同材料之间产生空隙的方法。

背景技术

半导体器件中通常包括用于连接各个构件的接触栓塞和设置在接触栓塞上面的存储单元接点。所述的接触栓塞和位于其上的存储单元接点如果用不同的材料构成，由于制造所述的接触栓塞和位于其上的存储单元接点的材料不同，形成位于其上的存储单元接点的图案时所用的腐蚀剂会破坏接触栓塞的材料，从而会在接触栓塞与位于其上的存储单元接点之间产生空隙。接触栓塞与位于其上的存储单元接点之间产生的空隙使接触栓塞与位于其上的存储单元接点之间的接触电阻增大，对半导体器件的电性能造成不利影响。

以0.18μm“与非”闪存储器(NAND Flash Device)为例说明分别用不同材料构成的接触栓塞与位于其上的存储单元接点之间产生的空隙，和空隙对半导体器件电性能所产生的不利影响。

图1是0.18μm“与非”闪存储器的布图。在0.18μm“与非”闪存储器中，由W(钨)层和Ti/TiN(钛/氮化钛)金属阻挡层构成的叠层金属层LM1连接存储单元和外围晶体管。叠层金属层LM1具有合适的金属电阻Rs，可以减少偏置电压的损失，同时，它还具有连接器的附加功能，使0.18μm“与非”闪存储器显示出来自偏置电压的操作，因此，叠层金属层LM1与存储单元区中的存储单元接点之间的连接非常重要。如果在叠层金属层LM1与存储单元区中的存储单元接点之间存在空隙，叠层金属层LM1与存储单元区中的存储单元接点之间的接触电阻会增大，造成叠层金属层LM1与存储单元区中的存储单元接点之间连接不好。所以，必须预先采取措施，避免在叠层金属层LM1与存储单元区中的存储单元接点之间形成空隙。

在叠层金属层LM1的腐蚀工艺过程中，腐蚀剂等离子体已经腐蚀了叠层金属层LM1与多晶硅接触栓塞(P-Plug)之间的界面，结果，在叠层金属层LM1与多晶硅接触栓塞之间的界面产生了空隙，所以，当腐蚀叠层金属层LM1时需要保护多晶硅接触栓塞(P-Plug)。

图2是按照图1中的A-A′线切开的0.18μm“与非”闪存储器的剖面中叠层金属层LM1与多晶硅接触栓塞之间的界面中的空隙的X-SEM照片。图3是按照图1中的A-A′线切开的0.18μm“与非”闪存储器的剖面中叠层金属层LM1与多晶硅接触栓塞之间的界面中的空隙的TEM照片。从图2和图3的照片中看到位于多晶硅接触栓塞与Ti/TiN层之间的灰色带状物。在叠层金属层LM1的腐蚀工艺过程中会在多晶硅接触栓塞中形成凹坑。这些凹坑就是空隙(即图2和图3的照片中的灰色带状物)，证实了在叠层金属层LM1腐蚀中等离子体对多晶硅接触栓塞的破坏。

以下以0.18μm“与非”闪存储器的制造工艺为例，说明不同材料之间的连接会由于等离子体的攻击而在界面产生空隙。

首先，确定“与非”闪存储器中的栅后，上述的0.18μm“与非”闪存储器进行以下的制造工艺步骤：

1、淀积磷硼硅酸盐玻璃(BPSG)(10)并回流磷硼硅酸盐玻璃(BPSG)(10)，生成的结构如图4所示，图4显示出按照图1中B-B′线切开的剖面结构；

2、光刻腐蚀淀积并回流磷硼硅酸盐玻璃(BPSG)(10)在存储单元接点(CCT)区的部分形成要构成接触栓塞的开口(16)，图5中显示出生成结构的剖视图，图5显示出按照图1中B-B′线切开的剖面结构；

3、步骤2中形成的接触栓塞开口部分(16)淀积和化学机械研磨(CMP)多晶硅栓塞(poly plug)(17)，所生成的结构显示在图6中，图6中显示出按图1中B-B′线切开的所生成的剖面结构；

4、淀积由W(钨)层和Ti/TiN(钛/氮化钛)金属阻挡层构成的叠层金属层LM1，并腐蚀由W(钨)层和Ti/TiN(钛/氮化钛)金属阻挡层构成的叠层金属层(Ti/TiN/W)LM1的预定区域，形成W层构成的存储单元接点(CCT)，生成的结构显示在图7中，图7中显示出按图1中B-B′线切开的所生成的剖面结构，图8是生成结构的X-SEM和TEM照片；

光刻腐蚀Ti/TiN/W叠层金属层LM1形成W(钨)接点所用的腐蚀气体是氯气(Cl₂)、三氯化硼(BCl₃)和碳氢氟三(CHF₃)。具体的腐蚀条件是：

BT(突破腐蚀步骤)：8mt(毫托)/90Cl₂/10CHF₃/1000Ws(上电极电压)/80Wb(偏电压)/25s

Buff(缓冲腐蚀步骤)：8mt(毫托)/60Cl₂/50BCl₃/600Ws(上电极电压)/120Wb(偏电压)/15s

ME(主要腐蚀步骤)：10mt(毫托)/70Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/110Wb(偏电压)/Endp(终点停止)＝21.6s

OE1(过量腐蚀步骤1)：8mt(毫托)/50Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/120Wb/20s

OE2(过量腐蚀步骤2)：8mt(毫托)/40Cl₂/60BCl₃/700Ws(上电极电压)/130Wb(偏电压)/25s

如上所述，构成接触栓塞的多晶硅与Ti/TiN/W叠层金属层LM1中的Ti接触，形成TiSi。由于在用光刻腐蚀方法腐蚀Ti/TiN/W叠层金属层LM1形成的W层来形成存储单元接点(CCT)时，用含氯的等离子体气体作为腐蚀剂，进行干腐蚀，结果，含氯的等离子体气体腐蚀剂在腐蚀W层时，含氯的等离子体气体同时也渗入到W层下面，腐蚀叠层金属层LM1构成的W中的Ti与多晶硅接触栓塞(Poly Plug)(17)之间界面区形成的TiSi及多晶硅接触栓塞(Poly Plug)，所以，在W层与多晶硅构成的接触栓塞之间的界面处形成了空隙。

由于逻辑器件(Logic Device)和DRAM器件具有几乎相同的膜层和材料，所以，上述的腐蚀剂通常用于腐蚀逻辑器件(Logic Device)和DRAM器件中的金属材料。由于接触栓塞与W层接点之间出现空隙，使整个工艺过程完成后，在存储单元接点(CCT)出现了高存储单元接点电阻。由于接触栓塞与W层接点之间的空隙大小不同以及空隙的分布不均匀，造成接触栓塞与W层构成的存储单元接点之间的界面处的电流-电压特性不是直线性曲线。图9显示出存储单元接点(CCT)的电流-电压特性曲线。

为了防止在接触栓塞与W层构成的存储单元接点之间产生空隙，技术人员企图降低等离子体腐蚀气体的腐蚀作用，这样做的结果是，不能完全腐蚀W层，不能形成所需要的W层构成的存储单元接点。

发明内容

为了克服现有技术中多晶硅接触栓塞与W层构成的存储单元接点之间产生空隙的缺点，提出本发明。

本发明的目的是，提供一种防止半导体器件中不同材料之间产生空隙的方法。

从上述的现有技术中看到，在形成存储单元的多晶硅接触栓塞与位于其上的W层接点(CCT)时，多晶硅接触栓塞与位于其上的W层直接接触，用含氯的等离子体腐蚀剂干腐蚀W层形成W层构成的存储单元接点(CCT)时，含氯的等离子体腐蚀剂气体同时也渗入到W层下面，同时也腐蚀W层与多晶硅接触栓塞之间的界面处形成的TiSi及多晶硅接触栓塞，在多晶硅接触栓塞中形成凹坑，而这些凹坑就在多晶硅接触栓塞与W接点之间形成不希望出现的空隙。

本发明的原理是，在形成存储单元的多晶硅接触栓塞之后，在多晶硅接触栓塞上形成Ti/TiN/W叠层金属层LM1构成的W层之前，在多晶硅接触栓塞上形成一层阻挡层，例如，第二层磷硼硅酸盐玻璃(BPSG)层，然后，再在所形成的磷硼硅酸盐玻璃(BPSG)阻挡层上形成Ti/TiN/W叠层金属层LM1构成的W层，所形成的磷硼硅酸盐玻璃(BPSG)阻挡层不会被含氯的等离子体腐蚀气体腐蚀，所以，在腐蚀Ti/TiN/W叠层金属层LM1构成的W层时，含氯的等离子体腐蚀气体不腐蚀磷硼硅酸盐玻璃(BPSG)阻挡层，能防止含氯的等离子体腐蚀气体渗入到下面，磷硼硅酸盐玻璃(BPSG)阻挡层保护了位于下面的多晶硅接触栓塞，含氯的等离子体腐蚀气体不腐蚀磷硼硅酸盐玻璃(BPSG)阻挡层下面的多晶硅接触栓塞。因此，在形成W层构成的存储单元接点时，多晶硅接触栓塞与W/TiN/Ti叠层金属层LM1构成的W层存储单元接点(CCT)之间不会形成空隙，实现了本发明的目的。

由于在多晶硅接触栓塞与W/TiN/Ti叠层金属层LM1构成的W层之间形成了第二层磷硼硅酸盐玻璃(BPSG)，在腐蚀LM1构成的W层时，第二层磷硼硅酸盐玻璃(BPSG)对多晶硅接触栓塞起到保护层的作用，腐蚀W层的含氯等离子体腐蚀气体不会渗入到磷硼硅酸盐玻璃(BPSG)下面，不会腐蚀磷硼硅酸盐玻璃(BPSG)下面的多晶硅接触栓塞，所以在W层与多晶硅接触栓塞之间的界面不会出现空隙。

也就是说，用本发明方法，可以避免在具有不同特性的材料之间的界面处形成空隙。依据本发明方法，可以得到很好LM1 W腐蚀工艺的工艺余量，避免在多晶硅接触栓塞与W接点之间形成不希望出现的空隙，得到稳定的源极和漏极接触电阻，消除由此产生的合格率降低。

按照本发明方法的主要发明特征包括以下各项内容：

1、首先淀积第一层磷硼硅酸盐玻璃(BPSG)，其厚度大于5000，然后回流磷硼硅酸盐玻璃(BPSG)，使其平整，防止外部湿气进入，防止腐蚀过程中等离子体腐蚀气体腐蚀；

2、为了减小接触栓塞的接触电阻，用掺杂多晶硅构成接触栓塞，用离子注入方法或扩散方法对多晶硅掺杂，例如，用扩散方法注入杂质磷，用磷掺杂的多晶硅中的杂质浓度范围是1×10²⁰原子/cm³到2×10²¹原子/cm³；

3、腐蚀去除要形成存储单元接点的区域中的磷硼硅酸盐玻璃，形成要形成接触栓塞的开口(16)，在要形成接触栓塞的磷硼硅酸盐玻璃开口(16)中淀积多晶硅，形成多晶硅接触栓塞(17)。为了减小存储单元的接触电阻，可以直接用掺杂多晶硅构成接触栓塞，也可以在已构成接触栓塞的没有掺杂的多晶硅中用离子注入方法引入杂质，例如，直接用掺杂多晶硅构成接触栓塞，用磷掺杂的多晶硅中的杂质浓度范围是1×10²⁰原子/cm³到2×10²¹原子/cm³。

4、上述第三项中在已构成接触栓塞的没有掺杂的多晶硅中按0~7度的角度离子注入杂质磷，磷的浓度范围是1×10²⁰原子/cm³到2×10²¹原子/cm³；

5、多晶硅接触栓塞的厚度范围是2000-5000；

6、掺杂多晶硅接触栓塞表面进行化学机械研磨(CMP)处理，以改善接触栓塞表面的平整性，去除接触栓塞以外的多晶硅，研磨后的接触栓塞的目标厚度范围是1000-4000；

7、也可以在淀积多晶硅，形成多晶硅接触栓塞(17)后，采用腐蚀回流的方法来代替对掺杂多晶硅接触栓塞表面进行化学机械研磨(CMP)处理。

8、在对掺杂多晶硅接触栓塞表面进行化学机械研磨(CMP)处理或腐蚀回流的方法处理后，沉积或旋涂的第二层磷硼硅酸盐玻璃，然后回流磷硼硅酸盐玻璃(BPSG)，使其平整；

9、接触栓塞上淀积或旋涂的第二层磷硼硅酸盐玻璃的厚度范围是1000-6000。

按照本发明方法，用现有的光刻腐蚀方法，光刻腐蚀Ti/TiN/W叠层金属层LM1形成W(钨)接点所用的腐蚀气体是氯气(Cl₂)、三氯化硼(BCl₃)和碳氢氟三(CHF₃)。具体的腐蚀条件是：

BT(突破腐蚀步骤)：8mt(毫托)/90Cl₂/10CHF₃/1000Ws(上电极电压)/80Wb(偏电压)/25s

Buff(缓冲腐蚀步骤)：8mt(毫托)/60Cl₂/50BCl₃/600Ws(上电极电压)/120Wb(偏电压)/15s

ME(主要腐蚀步骤)：10mt(毫托)/70Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/110Wb(偏电压)/Endp(终点停止)＝21.6s

OE1(过量腐蚀步骤1)：8mt(毫托)/50Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/120Wb/20s

OE2(过量腐蚀步骤2)：8mt(毫托)/40Cl₂/60BCl₃/700Ws(上电极电压)/130Wb(偏电压)/25s

附图说明

通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。全部附图中相同的部分用相同的参考数字或符号指示。附图中：

图1是用现有方法制造的0.18μm“与非”闪存储器的布图；

图2是用现有技术制造的0.18μm“与非”闪存储器按照图1中的A-A′线切开的剖面的X-SEM照片，叠层金属层LM1与多晶硅接触栓塞之间的界面中有空隙；

图3是用现有技术制造的0.18μm“与非”闪存储器按照图1中的A-A′线切开的剖面的TEM照片，叠层金属层LM1与多晶硅接触栓塞之间的界面中有空隙；

图4是在确定了0.18μm“与非”闪存储器中的栅后，用现有制造方法淀积和回流磷硼硅酸盐玻璃(BPSG)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图5是腐蚀磷硼硅酸盐玻璃(BPSG)，形成要构成0.18μm“与非”闪存储器中存储单元接点中的接触栓塞部分的开口后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图6是化学机械研磨(CMP)0.18μm“与非”闪存储器中多晶硅接触栓塞后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图7是淀积和等离子体干腐蚀0.18μm“与非”闪存储器中LM1层形成W层存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图8是形成0.18μm“与非”闪存储器中的W层存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面的X-SEM照片和TEM照片，照片中可以看到W层接点与多晶硅接触栓塞之间有空隙；

图9是用现有方法造成的0.18μm“与非”闪存储器结构中存储单元接点处的I(电流)-V(电压)特性曲线；

图10是在确定了0.18μm“与非”闪存储器中的栅后，用本发明制造方法淀积和回流第一磷硼硅酸盐玻璃(BPSG)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，与图4相同；

图11是按本发明方法光刻腐蚀第一磷硼硅酸盐玻璃(BPSG)形成要构成存储单元接点(CCT)的接触栓塞的开口部分后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面示意图，与图5相同；

图12是按本发明方法淀积和化学机械研磨多晶硅接触栓塞后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面示意图，与图6相同；

图13是用本发明制造方法第二次淀积磷硼硅酸盐玻璃(BPSG)过程中的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图14是用本发明制造方法第二次回流磷硼硅酸盐玻璃(BPSG)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图15是用本发明制造方法第二次光刻腐蚀存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，在第二次淀积的磷硼硅酸盐玻璃(BPSG)中在接触接触栓塞上面的位置形成开口；

图16是用本发明制造方法淀积LiW层后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图17是用本发明制造方法光刻腐蚀LiW层形成LiW存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，在图17显示的结构中接触接触栓塞与LiW存储单元接点之间没有形成空隙；

图18按本发明方法光刻腐蚀LiW层形成LiW存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面的X-SEM照片和TEM照片，照片中没有看到LiW层存储单元接点与多晶硅接触栓塞之间有空隙。

图19是用该发明方法形成的0.18μm“与非”闪存储器结构中存储单元接点处的I(电流)-V(电压)特性曲线；

附图中各个参考数字指示的内容说明：

1-浅沟道腐蚀(STI)；2-栅(Gate)；3-有源区(AA)；4-存储单元选择栅(漏位置)(CellSelect Gate(Drain Site))；5-漏接点(DrainContact)；6-漏位置的LM1(LM1(Drain Site))；7-存储单元选择栅(源位置)(Cell Select Gate(Source Site))；8-源接点(SourceContact)；9-源位置的LM1(LM1(Source Site))；10-第一层磷硼硅酸盐玻璃(图4-8，10-13中阴影斜线部分，和图14-18中下面的阴影斜线部分)；11-选择栅(Select Gate)；12-存储单元栅(Cell Gate)；13-第一多晶硅层(Poly1)；14-氧化层-氮化层-氧化层(ONO)；15-第二多晶硅层(Poly2)；16-存储单元接点(Cell Contact)；17-多晶硅接触栓塞(附图中用粗斜线画的部分)；18-第二层磷硼硅酸盐玻璃(各个附图中上面的阴影斜线部分)；19-LM1层(图13上面横粗线部分)；20-LM1层形成的存储单元接点(图14中横粗线画的“T”字形部分)；21-要形成存储单元接点的开口(图12最上面的开口)。

具体实施方式

以下参见图10到图17详细描述本发明方法，以0.18μm“与非”闪存储器中的存储单元接点的制造方法为例详细说明本发明。

图10是在确定了0.18μm“与非”闪存储器中的栅后，用本发明制造方法第一次淀积和回流磷硼硅酸盐玻璃(BPSG)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，与图4相同；

图11是按本发明方法第一次光刻腐蚀存储单元接点(CCT)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面示意图，与图5相同；

图12是按本发明方法淀积和化学机械研磨多晶硅接触栓塞后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面示意图，与图6相同；

图13是用本发明制造方法第二次淀积磷硼硅酸盐玻璃(BPSG)过程中的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图14是用本发明制造方法第二次回流磷硼硅酸盐玻璃(BPSG)后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图15是用本发明制造方法第二次光刻腐蚀存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，在第二次淀积的磷硼硅酸盐玻璃(BPSG)中在接触接触栓塞上面的位置形成开口；

图16是用本发明制造方法淀积LiW层后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图；

图17是用本发明制造方法光刻腐蚀LiW层形成LiW存储单元接点后的0.18μm“与非”闪存储器结构按图1中B-B′线切开的剖面结构示意图，在图17显示的结构中接触接触栓塞与LiW存储单元接点之间没有形成空隙。

按照本发明方法，包括以下工艺步骤：

1、确定“与非”闪存储器中的栅后，首先，淀积磷硼硅酸盐玻璃(BPSG)并回流磷硼硅酸盐玻璃(BPSG)，磷硼硅酸盐玻璃的厚度是大于5000，图10中显示出生成结构的剖面图；

2、光刻腐蚀已淀积并回流的磷硼硅酸盐玻璃(BPSG)中要形成存储单元接点(CCT)区的部分，形成要构成接触栓塞的开口，腐蚀磷硼硅酸盐玻璃的腐蚀剂是含氟的气体腐蚀剂，图11显示出生成结构的剖面图；

3、步骤2中形成的接触栓塞开口部分淀积和化学机械研磨(CMP)多晶硅，形成多晶硅栓塞，图12显示出生成结构的剖面图，为了减小接触栓塞的接触电阻，用掺杂多晶硅构成接触栓塞，或者，用离子注入方法对多晶硅掺杂，按0~7度的角度离子注入杂质磷，多晶硅中的磷杂质浓度范围是1×10²⁰原子/cm³到2×10²¹原子/cm³，接触栓塞表面上进行化学机械研磨(CMP)之前，所淀积的多晶硅接触栓塞的厚度范围是2000-5000，接触栓塞进行化学机械研磨(CMP)之后的多晶硅接触栓塞的目标厚度范围是1000-4000；接触栓塞开口部分淀积多晶硅形成多晶硅栓塞后，也可以采用腐蚀回流的方法，使多晶硅栓塞表面平整，以此代替对多晶硅栓塞表面进行的化学机械研磨(CMP)处理；

4、步骤3生成的构件上淀积和回流第二层磷硼硅酸盐玻璃(BPSG)，第二层磷硼硅酸盐玻璃(BPSG)在以后进行的LM1层的腐蚀过程中，防止位于LM1层下的多晶硅接触栓塞被腐蚀，起到保护多晶硅接触栓塞的作用，第二层磷硼硅酸盐玻璃的厚度范围是1000-6000，图14显示出生成结构的剖面图；

5、光刻腐蚀第二层磷硼硅酸盐玻璃中多晶硅接触栓塞上面的部分，腐蚀磷硼硅酸盐玻璃的腐蚀剂是含氟的气体腐蚀剂，腐蚀到多晶硅接触栓塞上表面为止，在多晶硅接触栓塞上形成开口，图15显示出生成结构的剖面图；

6、步骤5形成的构件上淀积W/TiN/Ti叠层金属层LM1，在步骤5中形成的要构成存储单元接触栓塞的开口中完全填充W/TiN/Ti叠层金属层LM1，和在整个第二层磷硼硅酸盐玻璃上都覆盖W/TiN/Ti叠层金属层LM1，W/TiN/Ti叠层金属层LM1的厚度范围是Ti：50-300，TiIN：100-500，W：1000-6000，图16显示出淀积LM1层后生成结构的剖面图；

7、腐蚀步骤6中淀积的W/TiN/Ti叠层金属层LM1，形成“T”字形的用LM1层构成的存储单元接点，腐蚀W/TiN/Ti叠层金属层LM1的腐蚀剂是含氯的等离子体气体，由于“T”字形的存储单元接点左右两边下面存在第二层磷硼硅酸盐玻璃，腐蚀LM1层的含氯的等离子体气体腐蚀剂不腐蚀磷硼硅酸盐玻璃，因此，腐蚀LM1层的腐蚀剂不会渗入到位于LM1层构成的“T”字形的存储单元接点下面多晶硅接触栓塞处，不会腐蚀多晶硅接触栓塞，不会在LM1层构成的“T”字形的存储单元接点与多晶硅接触栓塞之间的界面形成空隙，最后制成的结构剖面显示在图17中。

按照本发明方法，用现有的光刻腐蚀方法，光刻腐蚀Ti/TiN/W叠层金属层LM1形成W(钨)接点所用的腐蚀气体是氯气(Cl₂)、三氯化硼(BCl₃)和碳氢氟三(CHF₃)。具体的腐蚀条件是：

BT(突破腐蚀步)：8mt(毫托)/90Cl₂/10CHF₃/1000Ws(上电极电压)/80Wb(偏电压)/25s

Buff(缓冲腐蚀步骤)：8mt(毫托)/60Cl₂/50BCl₃/600Ws(上电极电压)/120Wb(偏电压)/15s

ME(主要腐蚀步骤)：10mt(毫托)/70Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/110Wb(偏电压)/Endp(终点停止)＝21.6s

OE1(过量腐蚀步骤1)：8mt(毫托)/50Cl₂/50BCl₃/5N₂/600Ws(上电极电压)/120Wb/20s

OE2(过量腐蚀步骤2)：8mt(毫托)/40Cl₂/60BCl₃/700Ws(上电极电压)/130Wb(偏电压)/25s

在图17中没有看到存储单元接点与多晶硅接触栓塞之间的界面形成空隙。图18是最后造成的存储单元接点的接触栓塞与LM1层构成的接点之间的界面的X-SEM照片和TEM照片，从照片中没有看到空隙。因此，用本发明方法克服了现有技术中的缺点，实现了本发明的目的。

以上以0.18μm“与非”闪存储器中的存储单元接点的制造方法为例详细描述了按本发明方法。但是，本发明方法不限于本文中的详细描述。在其他各种半导体器件的制造中也可以用本发明方法，以此防止在不同材料形成的构件之间的界面形成空隙。本行业的技术人员应了解，在不脱离本发明的精神和范围的前提下，本发明能以其他的形式实施，本发明还有各种改进和变化，这些改进和变化都落入本发明要求保护的范围内。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。