首页> 中国专利> 减少微处理器的功率消耗的寄存器堆选通方法

减少微处理器的功率消耗的寄存器堆选通方法

摘要

一种电路布置和控制功率消耗的方法,通过耦合有启动逻辑(62、82)的联组工作的寄存器设计使用具有功率消耗控制能力的寄存器堆(60),该启动逻辑被配置成通过有选择地断开向其提供的时钟(74)、地址(76)和数据(78)输入而有选择地禁止未使用的寄存器存储体(70)。

著录项

  • 公开/公告号CN1720494A

    专利类型发明专利

  • 公开/公告日2006-01-11

    原文格式PDF

  • 申请/专利权人 皇家飞利浦电子股份有限公司;

    申请/专利号CN200380104979.7

  • 发明设计人 A·特雷奇科;M·加格;

    申请日2003-12-03

  • 分类号G06F1/32(20060101);

  • 代理机构72001 中国专利代理(香港)有限公司;

  • 代理人王岳;王勇

  • 地址 荷兰艾恩德霍芬

  • 入库时间 2023-12-17 16:55:11

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2008-02-20

    发明专利申请公布后的视为撤回

    发明专利申请公布后的视为撤回

  • 2006-03-22

    实质审查的生效

    实质审查的生效

  • 2006-01-11

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号