具检测基本输入输出系统状态的工作时钟设定方法及装置

摘要

本发明公开了一种具检测基本输入输出系统状态的工作时钟设定方法，应用于计算机主机板的时钟产生装置，通过一基本输入输出系统信号的状态加以设定时钟或者通过一触发信号加以设定时钟。本发明还提供一种具检测基本输入输出系统状态的工作时钟设定装置，该装置包括一石英振荡器单元，一频率控制单元，一锁相环扩频单元，系电连结于该石英振荡器单元及该频率控制单元，一存储单元，存有一时钟设定值，一检测控制单元，电连结于该存储单元，并检测信号况态及一控制逻辑单元，电连结于该锁相环扩频单元、该频率控制单元及该检测控制单元。本发明解决了现有技术需要维持某部分电力给工作时钟产生器的问题。

说明书

技术领域

本发明涉及一种具有检测基本输入输出系统状态的工作时钟设定方法及装置，尤其涉及一种防止因使用者不当的超频而造成整个系统无法开机的工作时钟设定方法及装置。

背景技术

基本输出入系统(BIOS)是个人计算机硬件和操作系统之间非常重要的接口。基本输出入系统负责开机时硬件的初始设定和测试，以确保硬件可正常工作，若硬件不正常则立即停止运作，并把不良的地方告知使用者。利用的方法有直接显示在屏幕上，例如：内存不良，硬盘机不良等。在显示卡还未设定之前则利用喇叭的哔声来告之是什么地方出问题，例如：没有找到任何内存，哔声的长短音各家有不同的意义，而且基本输出入系统的版本不同也可以有不同的意义。

在基本输出入系统的安装选项(SETUP Menu)里，即还未进到操作系统之前可按某一链即可进入到设定画面。在这里可设定目期、时间、硬件的一些微调值(例如：内存)、省电的层次、一些外围设备的设定值和硬盘机的设定并可设定密码。

另外基本输出入系统也提供操作系统和硬件之间的接口，当操作系统需要使用到一些硬件的设备时即会通过基本输出入系统来处理。因为每个系统厂商所设计的硬件并不完全一样，所以需要有自己的基本输出入系统来和操作系统沟通。

基本输出入系统是放在只读存储器(ROM)内部的一段程序代码，上面包含了许多计算机输出入接口的基本句柄，并负责在计算机电源开启之后，进行系统的自我测试工作，并且读取互补性氧化金属半导体(CMOS)当中的设定资料(硬盘大小、是否有光驱、系统时间、是否使用映像随机存取内存(Shadow RAM)等信息)。

不论是组件与组件之间、中央处理器内部、或是两部连接的设备之间，都需要一种协调两端同时运作的机制，使数字信号能正常的被处理；但是，要以多久的时间间隔来抓取或送出资料，是由系统运作的时钟来决定的。凡数字产品当中一定会有一个称为“时钟产生器(clock generator)”的电子组件，这个组件会不断产生稳定间隔的电压脉冲，产品中所有的组件将随着这个时钟来同步进行运算动作。换句话说，数字产品必须要有时钟的控制，才能精确地处理数字信号，就好比动物的心跳一样，若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。

主机板上各个组件都有它固定的工作频率，而各个总线的工作频率和系统的频率大部分都维持固定的比例来运作。换句话说传统的时钟产生器的设计，通常是以中央处理器的外频作为基准频率，通过固定比例的除频，产生其余外围设备所使用的时钟。

“超频”意指让中央处理器在一个说明书上没有记载或没有支持的频率下工作，通常数值都比原来还高(例如：将Pentium 120超频到Pentium 133)。但是在今天，随着主机板上出现新的外频，你可以改变中央处理器的内频和外频到一个不正式存在的数值。这种新型态的超频方式也带给系统远比过去更高的效能。甚至在现在已经是最快的中央处理器也可以达到另一个更高的境界。

参阅图1为公知技术具检测基本输入输出系统状态的工作时钟系统方框图，包括一基本输入输出系统10，一工作时钟产生器IC12，一中央处理器14，一周边组件连结(PCI)16，一加速绘图端口(AGP)18，一超高效能内存(DDRMemory)20。

其运作方式为该基本输入输出系统(BIOS)将使用者所设定的系统频率设定值传送至该工作时钟产生器IC内，该时钟产生器IC产生周边组件所需要的频率并输出。

参阅图2为公知技术的工作时钟产生器IC内部方框图，图中包括一基本输入输出系统10，一工作时钟产生器IC12，一控制逻辑单元120，一锁相环扩频单元122，一石英振荡器单元124，一微处理器频率控制单元126，一周边组件连结频率控制单元128，一加速给图端口频率控制单元130，一超高效能内存频率控制单元132。

其运作方式为该基本输入输出系统(BIOS)10将使用者所设定的系统频率设定值传送至该工作时钟产生器IC的控制逻辑单元120内，该工作时钟产生器IC的该石英振荡器单元124产生固定周期的时钟信号并传送至该锁相环扩频单元122，该锁相环扩频单元122将该产生的时钟信号，分别传送到该控制逻辑单元120、该微处理器频率控制单元126、该周边组件连结频率控制单元128、该加速给图端口频率控制单元130及该超高效能内存频率控制单元132，该控制逻辑单元120以产生周边组件所需要的频率并输出至周边组件。

目前许多使用者为了效能的表现，往往会将CPU的工作频率拉高，以达到最好的效能表现，有时可能会把CPU工作频率调的过高，导致系统不稳定，或者死机(hang-up)，或者无法开机，在上列情况之下，看门狗(WatchDog)也可能不动作，最差的情况下便需要清除CMOS，但清除CMOS便会造成设定被设成初始值，造成使用者的不方便，另一个则是当操作系统进入休眠模式(S3)后，主机还需要维持某部分电力给工作时钟产生器，以达到工作时钟产生器能在系统被唤醒时，能正常送出上一次的工作频率。

如果主机没有维持某部分电力给工作时钟产生器在唤醒时，BIOS会重新设定工作频率，这种方式会造成储存BIOS的电子式可抹只读存储器(EEPROM)相对空间会变大，同时也会造成软件工程师负担。

发明内容

本发明所要解决的技术问题是提供一种具检测基本输入输出系统状态的工作时钟设定方法及装置，解决现有技术需要维持某部分电力给工作时钟产生器以及使用者超频时造成系统意外停机的问题。

为达到上述目的，本发明提供了一种工作时钟设定方法，能够检测基本输入输出系统状态，应用于计算机主机板的时钟产生装置，其特点在于，通过一基本输入输出系统信号的状态加以设定时钟，包括：检测该基本输入输出系统的信号是否异常；该基本输入输出系统的信号异常时，将一预存于存储单元的时钟设定值传送至一控制逻辑单元内的一内存，并覆盖该内存原有的设定值；完成自动开机程序。

为了更好的达到上述目的，本发明又提供了一种工作时钟设定方法，应用于计算机主机板的时钟产生装置，其特点在于，通过一触发信号加以设定时钟，包括：检测是否有该触发信号输入；触发信号输入时，将一预存于存储单元的时钟设定值传送至一控制逻辑单元内的一内存，并覆盖原有的设定值；完成自动开机程序。

上述的工作时钟设定方法，其特点在于，该触发信号为一高电位触发信号或一低电位触发信号。

本发明还提供了一种工作时钟设定装置，应用于计算机主机板的时钟产生，其特点在于，包括：一石英振荡器单元；一频率控制单元；一锁相环扩频单元，电连结于该石英振荡器单元及该频率控制单元；一存储单元，存有一时钟设定值；一检测控制单元，电连结于该存储单元，并检测信号状态；一控制逻辑单元，电连结于该锁相环扩频单元、该频率控制单元及该检测控制单元。

上述的工作时钟设定装置，其特点在于，该存储单元为一电可擦可编辑只读存储器、一可擦可编程只读存储器或一高速缓存。

上述的工作时钟设定装置，其特点在于，该检测控制单元检测基本输入输出系统的信号状态。

上述的工作时钟设定装置，其特点在于，该检测控制单元检测触发信号的状态。

上述的工作时钟设定装置，其特点在于，该存储单元储存的时钟设定值由检测控制单元检测基本输出输入系统正常运作时，即将该控制逻辑内的工作时钟值储存于该存储单元。

上述的工作时钟设定装置，其特点在于，该存储单元储存的时钟设定值由基本输入输出系统加以设定。

上述的工作时钟设定装置，其特点在于，该存储单元储存的时钟设定值为一固定值。

本发明的技术效果在于：

本发明在工作时钟产生器内增加一存储单元，专门储存工作时钟产生器正确的设定值，本发明还提供一检测方法，来防止使用者超频时造成系统死机的方法。当使用者超频失败时，工作时钟产生器会自动将可正常开机的设定值从存储单元内加载，并且重新开机，如果是进入休眠模式(S3)后，工作时钟产生器不需供给任何电源，以达到最省电的优点，再唤醒系统时，工作时钟产生器也会自动加载上次可正常开机的设定值，而BIOS完全不必动作，且可节省开机时间。

本发明可节省开发时间，任意设定工作时钟产生器输出频率，设计者可依需要更改输出频率，且该输出频率可对应至任何输出的接口上，在设计上可多样化产生器，故达到设计时间缩短，且验证时间也相对缩短。

另外，本发明中的存储单元可为多次性写入及一次性写入，多次性写入存储单元可纪录多组设定值，并且自动选择最佳设定值或者依使用者任意设定多组设定值，一次性写入之存储单元则可为出厂最佳设定值，达到最好效能表现，另外也可当保护主机板被仿冒的功能。

如上所述，本发明的优点总结如下：

(1)系统在任何情况下，本发明皆可将工作时钟产生器根据系统需求作出适当的程序化。

(2)可节省开机时间。

(3)BIOS码可减少。

(4)储存BIOS码之存储单元可减少。

(5)减少软件工程师的负担。

(6)使主机板设计更简化。

(7)验证时间也相对缩短。

(8)保护主机板被仿冒之功能。

下面结合附图进一步详细说明本发明的具体实施例。

附图说明

图1为公知技术的具检测基本输入输出系统状态的工作时钟系统方框图；

图2为公知技术的工作时钟产生器IC内部方框图；

图3为本发明的工作时钟产生器IC内部方框图；

图4为本发明的工作时钟设定方法流程图；及

图5为本发明最佳实施例的工作时钟设定方法流程图。

其中，附图标记说明如下：

10基本输出入系统

12工作时钟产生器IC

120控制逻辑单元

122锁相环扩频单元

124石英振荡器单元

126微处理器频率控制单元

128周边组件连结频率控制单元

130加速给图端口频率控制单元

132超高效能内存频率控制单元

14中央处理器

16周边组件连结

18加速绘图端口

20超高效能内存

22工作时钟产生器IC

220控制逻辑单元

222锁相环扩频单元

224石英振荡器单元

226频率控制单元

228存储单元

230检测控制单元

具体实施方式

参阅图3为本发明的工作时钟产生器IC内部方框图，包括一基本输入输出系统(BIOS)10、一工作时钟产生器IC22，该工作时钟产生器IC进一步包括一控制逻辑单元220，一锁相环扩频单元222，一石英振荡器单元224，一频率控制单元226，一存储单元228及一检测控制单元230。

该锁相环扩频单元222，电连结于该石英振荡器单元224、该频率控制单元226及该控制逻辑单元220，其中该检测控制单元230电连结于该存储单元228及该控制逻辑单元220，该控制逻辑单元220电连结于该基本输入输出系统10。

其中该存储单元228可为一电可擦可编辑只读存储器(EEPROM)、一可擦可编程只读存储器(EPROM)或一高速缓存(Flash Memory)，该检测控制单元230可为检测该基本输入输出系统的信号状态及检测该触发信号的状态，其中该存储单元228储存的时钟设定值可为一固定值、由基本输入输出系统加以设定或由检测控制单元检测该基本输出输入系统正常运作时，即将该控制逻辑内的工作时钟值储存于该存储单元。

参阅图4为本发明的工作时钟设定方法流程图，其检测步骤包括：S100将可正常开机的频率设定值储存在存储单元内，S102检测是否无法接收到基本输入输出系统的信号或是否有外部触发信号的产生，若所判断结果为是则执行S104将储存在存储单元内的频率设定值传送并覆盖控制逻辑单元内的内存原有设定值，最后S106完成自动开机程序，若该检测步骤结果为否则直接结束本流程。

其中该外部触发信号为一高电位触发信号或一低电位触发信号。该高电位触发信号或该低电位触发信号由外部电路所提供，该外部电路可为重置开关(Reset)或电源开关。

参阅图5为本发明最佳实施例的工作时钟设定方法流程图，S200将可正常开机的频率设定值储存在存储单元内；S202更改基本输入输出系统内存储器所储存的频率设定值；S204检测是否无法接收到基本输出入系统的信号或是否有外部触发信号的产生，若所判断结果为是执行S206将储存在存储单元内的频率设定值传送并覆盖控制逻辑单元内的内存原有设定值，之后S208完成自动开机程序。

若该检测步骤判断的结果为否则执行S210完成自动开机的程序，S212将更改后的频率设定值覆盖存储单元内原有设定值。

由上述实施例可知，本发明有以下优点：

(1)系统在任何情况下，本发明皆可将工作时钟产生器根据系统需求作出适当的程序化。

(2)可节省开机时间。

(3)BIOS码可减少。

(4)储存BIOS码的存储单元可减少。

(5)减少软件工程师的负担。

(6)使主机板设计更简化。

(7)验证时间也相对缩短。

(8)保护主机板被仿冒的功能。

以上所述为本发明的较佳实施例，并不能以此限定本发明的实施范围。依本发明内容所做的等效变化与修改，都属于本发明的保护范围内。