环形振荡器中使用的恒流电路和电荷泵电路

摘要

本发明提供一种产生有效恒流的恒流电路。由电阻R和栅极漏极短路的晶体管Q0串联连接来决定流经电阻R的电流IA。由晶体管Q12、Q13、Q14及电阻R2的串联连接来决定电流I2。并且，通过从电阻R1下抽出电流I2，从而将流经晶体管Q0的电流I1设为I1＝IA－I2。尤其，因为电流I2在电源电压VDD为将三个晶体管Q12、Q13、Q14的栅极源极之间的电压降Vt相加的3Vt或其以上时才开始流出，所以在电源电压为3Vt以下时电流I2不会流经，可以控制为在电源电压VDD比较低时充分输出电流，并且在电源电压VDD高时，输出的恒流不会高于所必需的。

说明书

技术领域

本发明涉及适用于电荷泵(charge pump)电路等中利用的环形振荡器的倒相器的电流源的恒流电路。

背景技术

以往，公知的是控制向电容器的充电而进行升压的电荷泵，利用于进行非易失性存储器等的清除用的高电压产生中。

例如，在图1所示的使用CMOS的电荷泵中，输入侧的电源电压VDD与N沟道晶体管(MOS)10的源极连接，该N沟道晶体管10的漏极连接从另一端供给脉冲电压的移位电容器12。另外，N沟道晶体管10的漏极与P沟道晶体管(MOS)14的漏极连接，该P沟道晶体管14的源极与电压保持用的电容器16连接的同时，还与输出端18连接。

并且，向晶体管10和晶体管14的栅极供给相同的脉冲信号。

在这种电路中，通过接通晶体管10而切断晶体管14，从而将电压VDD保持在移位用电容器12中，在晶体管10切断、而PMOS14接通的状态下，通过利用脉冲电压例如仅将移位用电容器的电压转换为电压VDD，由此，将2VDD的电压VDD保持在保持用电容器16中，并将其输出。

在这种电荷泵中，测量输出电压，调整对应其输出电压值而供给的时钟频率等，由此节约了电流。

另外，电荷泵的例子例如专利文献1所示。

【专利文献1】

特开平7-298607号公报

但是，在产生用于进行向易失性存储器等的改写的高电压的电荷泵(升压电路)中，在电荷泵的动作时钟相对于电源电压变化恒定的情况下，消耗电流和输出电流与电源电压几乎成比例地增加。而且，为了使电荷泵的输出电流与电源电压成比例，进行了在保证的最小电源电压下可以确保充分改写所必需的输出电流的设计。但是，因为非易失性存储器的改写所必需的电流在电源电压高的区域中不太变化，所以即使电源电压高，也是白白地输出大的电流，从而消耗了大的电源电流。

发明内容

本发明的目的在于，在电荷泵中减少消耗电力。

本发明是一种恒流电路，其将多个倒相器呈环形连接而形成，用于产生时钟信号的环形振荡器中，其特征在于，使各倒相器的恒流源的特性为：相对于电源电压，在低电压的一侧偏大，在高电压的一侧偏小地变化。

另外，具有：配置在电源和接地之间的、由与电阻二极管连接的晶体管的串联连接构成的第一电流路径；和配置在电源和接地之间的、由至少两个二极管连接的晶体管的串联连接和比上述第一电流路径的电阻的电阻值小的电阻串联连接构成的第二电流路径，形成为从上述第一电流路径的电阻和晶体管的连接点抽出第二电流路径的电流，在电源电压低且只有第一电流路径有电流流过时，输出第一电流路径的电流，在电源电压升高且第二电流路径中也有电流流过时，适当地输出从第一电流路径减去第二电流路径的电流的电流。

另外，本发明涉及一种电荷泵电路，其使用从利用了上述恒流电路的环形振荡器输出的时钟，进行升压动作。

根据本发明，使各倒相器的恒流源的特性为：相对于电源电压，在低电压的一侧偏大，在高电压的一侧偏小地变化。由此，在相对低的电压下，可以使与电源电压对应的恒流增加，在相对低的电源电压下，可以使电荷泵电路能进行动作。另一方面，在高电压一侧，即使电源电压上升，恒流源的电流量的变化也少。如果恒流源的电流量恒定，则环形振荡器的振荡频率与电源电压成反比。因此，升压电路的输出电流根据电源电压的上升的变化减少，从而可以防止电源电压高时，白白地输出大的电流，消耗大的电源电流。

附图说明

图1是表示电荷泵电路的构成的图。

图2是表示构成环形振荡器的图。

图3是表示恒流电路的构成的图。

图4是表示电源电压和恒流的关系的图。

图中：Q0～Q14—晶体管，C1～C3—电容器，R1、R2—电阻。

具体实施方式

以下根据附图对实施方式的构成例进行说明。

图2表示环形晶体管的构成。在该例中，三个倒相器I1、I2、I3串联连接为环形，在每个倒相器I1、I2、I3的输出端上分别连接另一端与接地连接的电容器C1、C2、C3。并且，倒相器C3的输出为时钟输出，该时钟被提供给电荷泵电路。

另外，在所定的设定电流I1流过的栅极漏极之间被短路的N沟道晶体管(NMOS)Q0的栅极上，连接了源极与接地连接的N沟道晶体管Q1、Q2、Q3、Q4的栅极，这些晶体管都有电流I1流过。晶体管Q2、Q3、Q4决定倒相器I1、I2、I3的动作。另外，晶体管Q1的漏极上连接栅极漏极之间被短路的P沟道晶体管Q5的漏极，该晶体管Q5的源极连接着电源。因此，在该晶体管Q5中有电流I1流过。并且，在该晶体管Q5的栅极上，连接了源极与电源连接的P沟道晶体管(PMOS)Q6、Q7、Q8的栅极，从这些晶体管Q6、Q7、Q8流出的电流被提供给倒相器I1、I2、I3。

利用这种电路虽然可以得到所定的时钟，但是该时钟会受到流经晶体管Q0的设定电流I1的影响。

图3表示决定设定电流I1的电路。晶体管Q0的漏极通过电阻R与电源连接。因此，如果该电源电压设为VDD，则电流IA为IA＝(VDD-Vt)/R1。另外，Vt是晶体管Q0的电压降(栅极·源极间电压)，R1是电阻R1的电阻值。

在这里，在该电路中，在电阻R1和晶体管Q0的连接点上连接有另一端与接地连接的N沟道晶体管Q9的漏极。因此，如果在该晶体管Q9中有电流流过，则该电流虽然流经电阻R1，但是不会流经晶体管Q0。

在晶体管Q10的栅极上连接：源极与接地连接、且栅极漏极之间被短路的N沟道晶体管Q9的栅极，晶体管Q10的漏极连接有源极与电源连接了的P沟道晶体管Q11的漏极。该晶体管Q11的栅极连接：源极与电源连接、且栅极漏极之间被短路的P沟道晶体管Q12的栅极，该晶体管Q12的漏极通过两个栅极漏极之间被短路的P沟道晶体管Q13、Q14、电阻R2，与接地连接着。

因此，在晶体管Q12、Q13、Q14和电阻R2中流过由I2＝(VDD-3Vt)/R2决定的电流I2。而且，Vt是晶体管Q12、Q13、Q14的电压降(栅极·源极之间的电压)，R2是电阻R2的电阻值。并且，在本例中设定R2＝R1·(3/4)。因此，I2＝(VDD-3Vt)/R1·(3/4)。

并且，该I2流经晶体管Q11、Q10、Q9。因此，在将流经晶体管Q0的电流设为I1的情况下，I1＝IA-I2，环形振荡器的各倒相器I1、I2、I3的电流也受到电流I2的影响。

在这里，图4表示电源电压VDD和电流IA、I1、I2的关系。这样，电流IA在电源电压为Vt或其以上时产生，电流I2在电源电压VDD为3Vt或其以上时产生。并且，在电流IA和电流I2下相对电源电压VDD的斜率不同。因此，电源电压VDD在Vt～3Vt之间时，I1＝IA＝(VDD-Vt)/R1，在电源电压VDD为3Vt或其以上时，I1＝IA-I2，斜率变小。

对倒相器之间的节点进行充电，直到倒相器I1、I2、I3的输出迁移时，充电的电荷量是倒相器阈值(与电源电压成比例)×节点电容。由此，如果电流电源恒定，则环形振荡器的振荡频率与电源电压成反比。在本实施方式中，虽然恒流源的电流也在高电压一侧上升若干，但是也可以在高电压一侧恒定。

因为升压电路中的每个时钟的输出电流都与电源电压大致成比例，所以通过提供与该电路生成的电源电压大致成反比的时钟，从而输出电流大致恒定。因此，虽然电源电压较高，但是也可以防止从升压电路白白地输出大的电流，并且消耗大的电源电流。

这样，在本实施方式中，电流源如图4所示，相对于电源电压VDD最初以大的斜率上升，之后斜率变小。因此，即使在电源电压比较低的时候，也可以维持电荷泵的能力，并且可以在电源电压较高的时候抑制消耗电力，使电荷泵的有效动作成为可能。

另外，在上述的例子中，虽然将电阻R2设为电阻R1的电阻值，并在电阻R2上串联三个晶体管，但是电阻值的设定能进行各种变更，另外，晶体管的数量也可以变更。由此，使各种特性成为可能。进而，可以通过另外设置与生成电流I2相同的电路，并通过调整该电路的特性，从而可以进一步随意变更作为整体的电路特征。