改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺

摘要

本发明公开一种改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺，其是在一半导体基中形成隔离区域、栅极结构、源/漏极的轻掺杂区域、栅极间隙壁、提升的源/漏极结构及源/漏极的重掺杂区域，之后利用两阶段沉积金属层的方式，形成不同厚度或不同材料的金属层于栅极结构和源/漏极区域上，以分别产生不同的自行对准的金属硅化物。本发明利用该二不同的金属硅化物，并配合提升的源/漏极结构，即可在降低组件电阻值时，亦同时避免浅接面的漏电流现象。