驱动能力设定方法、驱动能力设定程序及其驱动电路

摘要

本发明公开了一种驱动能力设定方法、驱动能力设定程序及其驱动电路。该方法，设定在增设存储器的后级所设置的驱动电路的驱动能力，该增设存储器增设于计算机、工作站的内部，以使其主存储器的存储容量增加，驱动电路按照对应于增设存储器的数据总线宽度的数量而设置，多个输出缓冲器具有各自不同的驱动能力且并联连接，对应于从计算机、工作站供给的选择数据，分别驱动该多个输出缓冲器，将电源与计算机、工作站接通后的系统初始化处理包括下述步骤：SP1：将指示多个输出缓冲器中的至少1个的选择的选择数据供给上述驱动电路；SP2：针对增设存储器，进行读/写试验；在该读/写试验不合格的场合(SP3)，进行SP4：将指示其它的输出缓冲器的选择的选择数据供给驱动电路，针对全部的驱动电路，反复进行SP2和SP4的处理，直至读/写试验合格。实现能够对各种增设存储器的小型、简单、低价格的驱动电路。

说明书

技术领域

本发明涉及驱动能力设定方法、驱动能力设定程序及其驱动电路，特别是涉及设定在下述增设存储器的后级所设置的驱动电路的驱动能力的驱动能力设定方法、驱动能力设定程序和采用驱动能力设定方法的驱动电路，该增设存储器增设于计算机，工作站的的内部，以便使计算机、工作站的主存储器的存储容量增加。

背景技术

图5是表示JP特开平7-202676号文献(日本专利申请公开文献)(Japanese Patent Application Laid-open No.Hei7-202676)中所公开的已有驱动电路1的组成实例的电路图。

本实例的驱动电路1包括普通模式以及试验模式，在该普通模式中，在不改变逻辑的情况下，将从输入端子2输入的输入信号S_i作为输出信号S_o，从输出端子3输出，驱动外部电路4，该试验模式用于设定适合驱动外部电路4的驱动能力。该驱动电路1在从图中未示出的控制部，经过模式端子5，供给“低”电平的模式信号S_m时，设定在普通模式，在供给“高”电平的模式信号S_m时，设定在试验模式。

本实例的驱动电路1由输出电路8，试验电路9，缓冲器选择电路10，存储器11，以及开关12构成。上述输出电路8按照下述方式构成，该方式为：具有相应的规定的驱动能力的n(n为自然数)个试验状态缓冲器13₁～13_n相并联，各试验状态缓冲器13₁～13_n通过由缓冲器10供给的“高”电平的选择信号c1～cn分别驱动。另外，如果称呼各试验状态缓冲器13₁～13_n的总名称，则将其称为试验状态缓冲器13，如果称呼选择信号c1～cn的总名称，则将其称为选择信号c。试验电路9通过在试验模式时，从缓冲器选择电路10供给的“高”电平的监视开始(on)信号S_t而驱动，对与从开关12供给的试验信号S_t的电平与由输出电路8供给的输出信号S_o的电平进行比较，在判定驱动电路1与外部电路4处于不匹配状态的场合，将缓冲器溢呼请求信号S_a供给缓冲器选择电路10。

缓冲器选择电路10根据从试验电路9供给的缓冲器溢呼请求信号S_a，将选择信号c中的某个作为“高”电平而输出，驱动与该“高”电平的选择信号c相对应的试验状态缓冲器13，以便消除上述不匹配状态。存储器11比如，由EPROM等的非易失性存储器形成，存储通过缓冲器选择电路10驱动外部电路4所必需的试验状态缓冲器13的选择信息。开关12在从缓冲器选择电路10供给的切换信号S_c为“低”电平的场合，选择经过输入端子2而外加于输入触点T_a的输入信号S_i，从输出触点Tc，将其输出，在切换信号S_c为“H”电平的场合，选择从缓冲器选择电路10而外加于输入触点T_b上的试验信号S_t，从输出触点T_c，将其输出。

下面对上述组成的驱动电路1的动作进行描述。如果从图中未示出的控制部，经过模式端子5，供给“高”电平的模式信号S_m，则缓冲器选择电路10输出“高”电平的选择信号c1，驱动试验状态缓冲器13₁，并且输出试验信号S_t，以及“高”电平的监视开始信号S_f。试验信号S_t为与输入信号S_i相同的逻辑电平，与从时钟端子6供给的时钟CK同步，并且具有其两倍的周期。供给“高”电平的切换信号S_c的开关12通过缓冲器选择电路10，选择外加于输入触点T_b上的试验信号S_t，从输出触点T_c，将其输出。由此，试验信号S_t经过开关12，供给输出电路8，这样，试验信号S_t经过已驱动的试验状态缓冲器13₁，作为输出信号S_o，通过输出端子3，供给到外部电路4，并且将其供给到通过供给“高”电平的监视器开始信号S_f而驱动的试验电路9。

另一方面，试验信号S_t还经过开关12，供给到试验电路9。于是，试验电路9对试验信号S_t的电平与输出信号S_o的电平进行比较，在驱动电路1与外部电路4处于不匹配状态的场合，将缓冲器溢呼请求信号S_a，供给缓冲器选择电路10。由此，缓冲器选择电路10根据已供给的缓冲器溢呼请求信号S_a，输出选择信号c2，c3，…，依次使试验状态缓冲器13₂，13₃，…驱动，使外部电路4的驱动能力增加。

作为试验状态缓冲器13的依次溢呼的结果，如果使输出信号S_o到达规定的电平，则试验电路9判定驱动电路1与外部电路4处于匹配状态，将缓冲器溢呼中止信号S_b供给缓冲器选择电路10。如果缓冲器选择电路10在供给缓冲器溢呼中止信号S_b时，将到目前供给的溢呼请求信号S_a的数量，或所输出的选择信号c的数量，作为上述选择信息，存储于存储器11中。另外，如果存储器11的选择信息的存储结束，则缓冲器选择电路10将通报试验模式动作结束的情况用的模式切换请求信号S_w，从信号输出端子7输出，供给图中未示出的控制部。

如果供给有模式切换请求信号S_w的，图中未示出的控制部将模式信号S_m，从“高”电平，变为“低”电平，则驱动电路1转换为普通模式。按照该普通模式，缓冲器选择电路10按照从存储器11，读出选择信息，将“高”电平的选择信号c供给已在上次的试验模式时选择的试验缓冲器13的方式实现驱动，并且将“低”电平的切换信号S_c，供给开关12。供给有“低”电平的切换信号S_c的开关12选择经过输入端子2，外加于输入触点T_a上的输入信号S_i，从输出触点T_c，将其输出。由此，从输入端子2输入的输入信号S_i在不使其逻辑不变化的情况下，经过所驱动的试验状态缓冲器13，从输出端子3，作为输出信号S_o而输出，驱动外部电路4。

发明内容

但是，上述的以往的驱动电路1以输入信号S_i是串行数据的情况为前提。于是，为了将上述驱动电路1转用于通过并行数据，驱动外部电路的场合，必须针对并行数据的相应位，设置由图5所示的多个组成部件形成的驱动电路1，其结果是，导致电路的复杂化、大型化及价格增高。另外，在将上述驱动电路1转用于并行数据的场合，必须要求用于依次实现全部的驱动电路1的试验的特别的程序，通用性，实用性成为问题。

于是，这样的驱动电路1不能够用作设置于下述增设存储器的后级的驱动电路，该增设存储器增设于计算机，工作站的内部，以便使该计算机，工作站的主存储器的存储容量增加。无论如何，在该增设存储器的数据中，在最近，32位，64位的并行数据成为主流，并且该增设存储器设置于计算机、工作站主体内部的有限空间，由此，设置32个，64个上述的驱动电路1，从而在价格方面，以及空间方面，实现性均较低。于是，在以往，在增设存储器中的后级，在最初不设置，或设置驱动电路，但其驱动能力被固定，不能够应对各种各样的增设存储器。

本发明是针对上述的情况而提出的，本发明的目的在于提供能够应对各种各样的增设存储器的驱动能力设定方法、驱动能力设定程序和采用该驱动能力设定方法的驱动电路，该驱动电路小型、简单并且价格便宜。

为了解决上述课题，本发明1所述的发明涉及设定在下述增设存储器的后级所设置的驱动电路的驱动能力的驱动能力设定方法，该增设存储器增设于该计算机、工作站的内部，以便使该计算机，工作站的主存储器的存储容量增加；其特征是：上述驱动电路按照对应于上述增设存储器的数据总线宽度的数量而设置，多个输出缓冲器具有各自不同的驱动能力，实现并联，对应于从上述计算机，工作站供给的选择数据，分别驱动该多个输出缓冲器，该多个输出缓冲器将从上述增设存储器按照并行方式输出的数据所对应的输出位数据放大，将它们输出，将电源与上述计算机，工作站接通后的系统初始化处理包括下述步骤：第1步骤：将指示上述多个输出缓冲器中的至少1个的选择的选择数据供给上述驱动电路；第2步骤：针对上述增设存储器，进行读/写试验；第3步骤，在该读/写试验不合格的场合，将下述选择数据供给上述驱动电路，该选择数据指示包括通过第1步骤，已对选择进行了指示的至少1个的输出缓冲器的2个以上的输出缓冲器的选择，针对全部的驱动电路，进行反复实现上述第2和第3步骤的处理，直至上述读/写试验合格。

另外，本发明2所述的发明涉及本发明1所述的驱动能力设定方法，其特征是：在上述第1步骤中，将指示上述多个输出缓冲器中的任何1个和任何2个以上的组合中的，具有中等的驱动能力的输出缓冲器的选择的选择数据，供给上述驱动电路，在上述第3步骤，对应上述读/写试验的结果，将指示至少1个的输出缓冲器的选择的选择数据，供给上述驱动电路。

此外，本发明3涉及本发明1或2所述的驱动能力设定方法，其特征是上述计算机、工作站的硬件的基本设定按照下述方式构成，该方式为：由用户设定存储器的输出缓冲器的驱动能力，由此，用户可设定上述驱动电路的驱动能力。

本发明4涉及一种存储了驱动能力设定程序的存储媒体，该驱动能力设定程序设定在增设存储器的后级所设置的驱动电路的驱动能力，该增设存储器增设于计算机、工作站的内部，以便使该计算机、工作站的主存储器的存储容量增加，其特征是上述驱动电路按照对应于上述增设存储器的数据总线宽度的数量而设置，多个输出缓冲器具有各自不同的驱动能力且并联连接，对应于从上述计算机，工作站供给的选择数据，分别驱动该多个输出缓冲器，该多个输出缓冲器将从上述增设存储器按照并行方式输出的数据所对应的输出位数据放大，并将它们输出；所述驱动能力设定程序在将电源与上述计算机、工作站接通后的系统初始化处理中，包括下述步骤：第1步骤：将指示上述多个输出缓冲器中的至少1个的选择的选择数据供给上述驱动电路；第2步骤：针对上述增设存储器，进行读/写试验；第3步骤，在所述读/写试验不合格的场合，将下述选择数据供给上述驱动电路，该选择数据指示包括通过第1步骤，已对选择进行了指示的至少1个的输出缓冲器的2个以上的输出缓冲器的选择，针对全部的所述驱动电路，进行反复实现上述第2和第3步骤的处理，直至所述读/写试验合格。

此外，本发明5涉及本发明4所述的存储了驱动能力设定程序的存储媒体，其特征是在上述第1步骤中，针对所述计算机、工作站，将指示上述多个输出缓冲器中的任何1个和任何2个以上的组合中的，具有中等的驱动能力的输出缓冲器的选择的选择数据，供给上述驱动电路，在上述第3步骤，针对所述计算机、工作站，对应上述读/写试验的结果，将指示至少1个的输出缓冲器的选择的选择数据，供给上述驱动电路。

还有，本发明6涉及一种驱动电路，该驱动电路设置于计算机、工作站的内部增设的增设存储器的后级，以便使该计算机，工作站的主存储器的存储容量增加，其特征是上述驱动电路按照对应于上述增设存储器的数据总线宽度的数量而设置，该驱动电路包括：多个输出缓冲器，该多个输出缓冲器具有各自不同的驱动能力，且并联连接，对应于其驱动能力，将从上述增设存储器按照并行方式输出的数据所对应的输出位数据放大，将它们输出；选择寄存器，该选择寄存器通过用于根据指示从上述计算机，工作站供给的多个输出缓冲器中的至少1个的选择的选择数据，选择上述多个输出缓冲器中的至少1个的输出缓冲器选择信号，驱动相应的输出缓冲器。

(发明的效果)

按照本发明的方案，驱动电路按照对应于上述增设存储器的数据总线宽度的数量而设置，多个输出缓冲器具有各自不同的驱动能力，实现并联，对应于从上述计算机，工作站供给的选择数据，分别驱动该多个输出缓冲器，将从增设存储器，以并行方式输出的数据中的所对应的输出位数据放大，然后输出。另外，电源与计算机，工作站接通后的系统初始化处理包括下述步骤：第1步骤：将指示上述多个输出缓冲器中的至少1个的选择的选择数据供给上述驱动电路；第2步骤：针对上述增设存储器，进行读/写试验；第3步骤，在该读/写试验不合格的场合，将下述选择数据供给上述驱动电路，该选择数据指示包括通过第1步骤，已对选择进行了指示的至少1个的输出缓冲器的2个以上的输出缓冲器的选择，针对全部的驱动电路，进行反复实现上述第2和第3步骤的处理，直至上述读/写试验合格。

由此，可形成小型，简单，较低价格的驱动电路，可应对各种各样的增设存储器。

附图说明

图1为表示适合采用本发明的一个实施例的驱动能力设定方法的驱动电路的组成的电路图。

图2为表示选择数据SD的值与所选择的输出缓冲器BF1～BF3之间的关系的一个实例的图。

图3为用于说明形成装载有该电路的计算机等的控制部的系统初始化处理的一部分的流程图。

图4为表示选择数据SD的值与所选择的输出缓冲器BF1～BF3之间的关系的另一实例的图。

图5为以往的驱动电路的组成实例的电路图。

具体实施方式

下面参照附图，对本发明的优选实施例进行描述。

具体来说，对按照设置于增设存储器的后级的方式而使用的，本发明的驱动电路的优选的一个实例，以及以设定上述驱动电路的驱动能力为内容的，本发明的驱动能力设定方法的优选的一个实例进行具体描述，该增设存储器增设于计算机、工作站的内部，以便使计算机、工作站(在下面简称为“计算机等”)的主存储器的存储容量增加。

在这里，作为增设存储器，包括有SIMM(single in-line memorymodule)、DIMM(dual in-line memory module)，或RIMM(Rambus in-line memory module)等。

上述SIMM指将几个DRAM芯片安装于小型的印刷电路板上的增设存储容量用的基板组件，其是这样使用的，在印刷电路板的一个面上，设置端子，该SIMM安装于在计算机等的母板等处配备的存储器插槽中。

与此相对，DIMM在为增设存储容量用的基板组件的方面，与SIMM相同，但是，由于前者在印刷电路板的两个表面上设置端子，故其数据总线宽度会大于SIMM。

在端子数量为72个管脚的SIMM中，数据总线宽度为32位，但是，在端子数量为168个管脚的DIMM中，数据总线宽度为64位。

此外，RIMM是用于增设存储容量的基板组件，在该组件中，使用作为ランバス公司开发的高速的，采用接口的DRAM的Direct RDRAM(RambusDRAM)。

图1为表示上述驱动电路的组成的电路图。

本实例的驱动电路由选择寄存器SR，和输出缓冲器BF1～BF3构成。选择寄存器SR根据由构成图中未示出的计算机等的CPU(中央处理器)等组成的控制部供给的，选择数据SD和用于写入该选择数据SD的写指令WC，输出用于选择上述输出缓冲器BF₁～BF₃中的任何一个的“H”电平的输出缓冲器选择信号c1～c3。选择寄存器SR可通过下述方法设定，该方法与目前一般使用的、设定同步DRAM(SDRAM)的内部动作(CAS等待时间等)的模式寄存器的写入的方法相同。

在这里，“CAS等待时间”指从在SDRAM中输入读指令，到读初最初的数据的时间。另外，“模式寄存器”指下述寄存器，其临时保存下述各种信息，指定数据串方式等的各种操作编码，该各种信息指连续地进行数据的写入和读出等的动作的数据串方式中的时钟数的数据串长度等。

选择数据SD象图2所示的那样，为2位，在“00”b的场合，表示指示输出缓冲器DF1的选择，在“01”b的场合，表示指示输出缓冲器DF2的选择，在“10”b的场合，表示指示输出缓冲器DF3的选择。另外，“00”b、“01”b、“10”b表示“”中的值为二进制数码。

上述输出缓冲器BF₁～BF₃相并联，它们分别对应于相应的“高”电平的输出缓冲器选择信号c1～c3而驱动。上述输出缓冲器BF₁～BF₃具有各自不同的驱动能力，输出缓冲器BF₁的驱动能力最小，输出缓冲器BF₂的驱动能力次之，输出缓冲器BF₃的驱动能力最大。

本实例的驱动电路如上述那样，按照与增设存储器的数据总线宽度相对应的数量，设置于增设存储器的后级。比如，在计算机等采用SIMM的增设存储器的场合，由于增设存储器的数据总线宽度为32位，故上述组成的驱动电路按照32个的数量设置于增设存储器的后级，与此相对，在计算机等采用DIMM的增设存储器的场合，由于增设存储器的数据总线宽度为64位，故上述组成的驱动电路按照64个的数量，设置于增设存储器的后级。因此，如果从增设存储器按照并行方式输出的数据所对应的输出位数据作为输入数据D_i而供给，驱动上述输出缓冲器BF₁～BF₃，则对应于各自的驱动能力，将输入数据D_i放大，将其作为输出数据D_o而输出。

下面参照图3所示的流程图，对形成装载有上述组成的电路的计算机等的控制部的系统初始化处理的一部分，以及驱动电路的动作进行描述。该系统初始化处理指在将电源与计算机等接通后，在运行初始的阶段，即，在转到对操作系统(OS)进行控制之前而进行的处理。其前提在于：在计算机等的母板的存储器插槽中，安装有所需的增设存储器。在该母板，或增设存储器的印刷电路板上，在增设存储器的后级，按照与增设存储器的数据总线宽度相对应的数量，设置有上述组成的驱动电路。下面仅仅对与1个驱动电路有关的处理和动作进行描述。与其它的驱动电路有关的处理和动作依次地进行。即，作为本发明的一个实施例的驱动能力设定方法是按照下述方式具体实现的，该方式为：进行作为构成计算机等的控制部所运行的程序的系统初始化处理，采用计算机等的硬件资源。

如果将电源与图中未示出的计算机等接通，则开始系统初始化处理，首先，开始系统初始化处理中的存储器构筑程序(routine)。构成图中未示出的计算机等的控制部首先进行图3所示的步骤SP1，将指示上述输出缓冲器BF1的选择的选择数据SD，即，“00”b与写指令WC一起，供给驱动电路，然后，进行步骤SP2。由此，选择寄存器SR输出“高”电平的输出缓冲器选择信号c1，以便选择输出缓冲器BF1，由此，通过“高”电平的输出缓冲器选择信号c1，驱动驱动能力最小的输出缓冲器BF₁。

在步骤SP2，上述控制部在针对增设存储器，进行读/写试验后，进行步骤SP3。在步骤SP3，上述控制部对该读/写试验是否合格进行判断。在该判断结果为“是”的场合，上述控制部判定设定驱动电路的驱动能力，结束一系列的处理。另一方面，在步骤SP3的判断结果为“否”的场合，即，在读/写试验不合格的场合，上述控制部返回到步骤SP4。

在步骤SP4，上述控制部将指示上述输出缓冲器BF2的选择的选择数据SD，即，“01”b与写命令WC一起，供给驱动电路，然后，返回到步骤SP2。由此，选择寄存器SR输出“高”电平的输出缓冲器选择信号c2，以便选择输出缓冲器BF₂，由此，通过“高”电平的输出缓冲器选择信号c2，驱动驱动能力最大的输出缓冲器BF₂。

在步骤SP2，上述控制部在针对增设存储器，进行读/写试验后，进行步骤SP3。在步骤SP3，上述控制部对该读/写试验是否合格进行判断。在该判断结果为“是”的场合，上述控制部判定设定了驱动电路的驱动能力，结束一系列的处理。另一方面，在步骤SP3的判断结果为“否”的场合，即，在读/写试验不合格的场合，上述控制部进行步骤SP4。

在步骤SP4，上述控制部将指示上述输出缓冲器BF3的选择的选择数据SD，即，“10”b与写命令WC一起，供给驱动电路，然后，返回到步骤SP2。由此，选择寄存器SR输出“高”电平的输出缓冲器选择信号c3，以便选择输出缓冲器BF₃，由此，通过“高”电平的输出缓冲器选择信号c3，驱动驱动能力最大的输出缓冲器BF3。

在步骤SP2，上述控制部在针对增设存储器，进行读/写试验后，进行步骤SP3。在步骤SP3，上述控制部对该读/写试验是否合格进行判断。在该判断结果为“是”的场合，上述控制部判定设定了驱动电路的驱动能力，结束一系列的处理。

象这样，如果采用本实例的方案，驱动能力可改变的驱动电路仅仅由选择寄存器SR和输出缓冲器BF1～BF3构成。因此，即使在按照对应于增设存储器的数据总线宽度的数量，将本实例的驱动电路设置于增设存储器的后级的情况下，也不会使驱动电路复杂，尺寸增加，价格上升。另外，按照本实例的方案，可通过计算机等的初始化处理，选择输出缓冲器BF1～BF3中的任何1个。于是，不需要特别的程序，具有通用性，实用性。其结果是，本实例的组成的驱动电路可应付各种各样的增设存储器。

下面参照附图，对本发明的实施例进行了具体描述，但是具体的方案不限于该实施例，即使在具有本发明脱离本发明的主要内容的范围的设计的变更等的情况下，其仍包括在本发明中。

比如，在上述的实施例中，给出构成计算机等的控制部自动地选择输出缓冲器BF1～BF3的任何一个的实例，但是并不限于此，比如，也可按照下述方式构成，该方式为：可由用户设定计算机等的BIOS(BasicInput/Output System)的设定菜单等的，存储器的输出缓冲器的驱动电路选择方法(自动设定/用户设定)，由此，用户自由地设定驱动电路的驱动能力。在这里，“BIOS”指对个人计算机的硬件的基本的设定进行管理的程序。

另外，在上述的实施例中，设选择数据SD为2位，与该值相对应，选择输出缓冲器BF1～BF3的任何一个的实例，但是并不限于此。比如，也可按照下述方式构成，该方式为：选择数据为3位，设置选择BF1～BF3的任何一个的3阶段，选择BF1～BF3的任何2个的3阶段，选择输出缓冲器BF1～BF3的全部的1阶段。在这里，图4表示选择数据SD为3位的场合的各值与所选择的输出缓冲器BF1～BF3之间的关系的一个实例。在图4中，比如，“BF1+BF2”指同时选择2个输出缓冲器BF1和BF2。如果象这样构成，则驱动电路的驱动能力可设定为7阶段，可使可应对的增设存储器的种类增加。另外，输出缓冲器的数量不限于3个，其可为2个，4个，5个以上中的任何一种，其组合的数量也可为2个，3个，5个以上。

此外，在上述实施例中，给出从驱动能力最小的输出缓冲器BF1，到驱动能力最大的输出缓冲器BF3依次进行选择的实例，但是并不限于此。比如，也可按照下述方式构成，该方式为：选择具有中等的驱动能力的输出缓冲器BF2，在读/写试验不合格的场合，对应于该试验结果，对于应下次选择的输出缓冲器，确定选择驱动能力比其小的输出缓冲器BF1，还是选择驱动能力比其大的输出缓冲器BF3。如果象这样构成，则在输出缓冲器的数量，增设存储器的数据总线宽度较大的场合，可更快速地设定适合的驱动能力。