时间相依介电崩溃测试电路及测试方法

摘要

一种时间相依介电崩溃测试电路用于测试芯片制造过程中的一介电层,包括形成数个电容于介电层上并提供限流装置、降压装置等单元,与电容串联,通过检测流经电容的电流变化来判断电容的崩溃与否,更进一步来判定芯片的优劣。测试过程提供一固定电压源于测试电路,并通过限流装置、降压装置的作用,使跨于电容的电压不完全相同,因而可通过流经电容的不同电流量来检测电容的崩溃并可得知介电层所形成的电容在不同电压下的耐受性。