制造功率整流器件以改变工作参数的改进方法及所得器件

摘要

垂直半导体整流器件,它包括的第一导电类型衬底在其第一主面上绝缘地形成有多个栅电极,同时在此第一主面的与栅电极相邻的第二导电类型表面区中形成有多个第一导电类型的源/漏区。有许多第二导电类型的沟道,各毗连一源/漏区并于一栅电极下延伸,各沟道由使此沟道区与第一导电类型衬底相分开的倾斜P－N结使其横向缓变。在制造此器件时,由具有倾斜表面的掩模于此半导体表面上形成部分离子掩模,此倾斜表面改变了离子通过此掩模的路径而形成横向缓变的沟道区。

说明书

本申请涉及1999年4月1日提交的未决美国申请系列No.09/283537的“功率整流器件”，其中描述的内容已综合于此供参考，还涉及到2000年4月6日提交的未决美国申请系列No.09/544730的“制造功率整流器件以改变工作参数的方法及所得器件”，其中所述内容也综合于此供参考。

技术领域

本发明一般涉及到功率半导体器件，具体涉及到功率半导体整流器件及其制造方法。

背景技术

功率半导体整流器有多种应用，包括用于电源和功率变换器。迄今，在这些应用中已经使用了肖特基二极管。肖特基二极管的特征是导通电压低、关断快以及加反向偏压时不导电。但是为了构制肖特基二极管，必须形成金属-硅垫垒。为了得到肖特基二极管的合适特性，其中的势叠金属可能不同于其他工艺步骤中所使用的金属，例如不同于金属欧姆接触。此外，肖特基二极管整流器会带来例如漏电流高和反向功率耗散之类的问题。此外，这类问题会随温度的升高而加剧，从而给电源供电应用造成可靠性问题。于是，用肖特基势垒二极管来设计变压器时会在许多应用中给设计人员带来麻烦。

已知有半导体功率整流器件并不使用肖特基垫垒。美国专利No.5818084的图1概示了这样一种器件，此器件包括通篇以标号10示明的MOSFET晶体管，具有短接到栅14的源/漏12，寄生二极管16将源/漏12与漏/源18连接。该专利公开了用沟槽来容纳栅的应用。

前述的共同未决美国申请系列No.09/283537公开了一种垂直半导体功率整流器件，该器件利用了大量的并联单元，各单元包括MOSFET结构，此结构具有通过共用金属化得到的栅-漏短路线。这样就形成了通过MOSFET单元的沟道区到此器件另一侧的源区的低Vf路径。制造该整流器件的方法能以低的制造成本提供高度可重复性的器件特性。此器件的有源沟道区是由双隔片双注入自对准工艺中的基座来确定的。尽管不可避免地会存在工艺偏差以及会形成空间侧壁，沟道尺寸与掺杂持性也是可以精确控制的。

上述的共同未决美国申请系列No.09/544730公开了制造半导体功率整流器件的改进方法及所得结构。如图2中剖面图所示，半导体衬底20与外延层22起到此器件的一个源/漏(例如漏)的作用，同时有多个第二源/漏(例如源)区24形成于衬底的主面上，而在此主面上同时还有许多带源/漏的栅电极以及位于保护环28内的栅电极26；必要时在主面中还可以有导电塞30。导电层32接触源/漏区24与栅电极26，导电层34接触衬底20。

这种半导体整流器件是用常规的半导体加工工序制造成的，包括光刻胶掩蔽、等离子蚀刻与离子注入，以形成保护环、导电塞、源/漏区以及覆盖器件沟道区的栅电极。根据所公开工艺中的一个特征，用来确定栅氧化物与这种器件的栅的光刻胶掩模是由各向同性方式或以其他方式腐蚀，来暴露栅电极的周边部分，通过这些部分注入离子，在栅电极之下的体区中形成由栅电极控制的沟道区。图3是这种器件的平面图，示明了衬底20的边界、保护环28、供选择的插塞30与单位单元中的源/漏24以及顶部电极32。作为底端源/漏的外延层22与沟道区之间的P-N结36由形成P区38的均匀的浅注入硼所确定。

发明内容

本发明是对共同未决美国申请系列No.09/544730中的方法与器件的改进。特别是各沟道与下面源/漏区之间的P-N结具有缓变的斜率，且该P-N结与此共同未决美国申请中的器件相比，在各栅电极之下更为平缓。这样就能允许有更多的垂直电流从顶端源/漏区流到下面的衬底源/漏区，这样就增加了较低导通电压下的电流。

在制造这种器件时，用各向同性腐蚀形成倾斜的离子注入掩模，通过它注入离子形成沟道区的横向缓变P-N结。在完成的器件中，单位单元的栅电极覆盖此横向缓变P-N结。

与先有的依赖隔层来精确地在栅电极下独立控制杂质注入浓度以控制沟道长度的方法不同，本发明不需要这种隔层。本发明可以显著地提高器件的封装密度，这是因为在隔层的基座之间不再需要间隙，同时用倾斜的离子注入掩模实现了对杂质峰值间距的更强的控制。这样就可以加工出更短的从约0.25～0.1μm的沟道。

根据下面结合附图所作的详细描述以及所附的权利要求书，将可更容易地理解本发明及其目的与特点。

附图说明

图1是采用了本发明的功率整流器件的原理性电路图。

图2是共同未决美国申请系列No.09/544730的功率整流器件的剖面图。

图3是图2的功率整流器件的平面图。

图4是本发明一实施例的功率整流器件的剖面图。

图5～17是示明制造图4所示器件的各工序的剖面图。

具体实施方式

图4是依据本发明一实施例的功率整流器件的剖面图。此器件类似于图2中所示结构，两图中相同的元器件附以相同的标号。底端电极34接触包括此器件的一个源/漏的N+衬底20与N-外延层22。砷掺杂的N+区24包括此器件的源/漏，它们在栅电极26的控制偏压下经过沟道38连接外延层22与底端源/漏区。本发明的重要特点是在P掺杂沟道区38与N掺杂外延层22之间设有横向缓变P-N结36。下面将描述到，此缓变的P-N结是通过倾斜的多晶硅掩模将硼杂质注入沟道区而形成的。这同将杂质均匀注入图2的区38中的情形相反。沟道区的横向缓变P-N结允许这种结有较低的阀值电压，同时增强了从顶端电极32到底端电极34的电流。

图5～17是示明图4中器件制造工序的剖面图。图5中，提供的半导体主体包括N+衬底20，上面形成的N-外延层具有的电阻率约为0.1～10ohm-cm。场氧化层50生长或淀积在层22的表面上，厚度为300～1000nm。然后，如图6所示，通过光刻胶掩蔽与腐蚀技术在场氧化层上选择性地形成了光刻胶图案52，然后通过光刻胶中的窗口注入P型杂质，例如硼。杂质硼可以在除去光刻胶之前或之后注入。且如图7所示，硼的热扩散形成了深的P区，其中包括在层22中确定出器件区的环形保护环28以及供选择的在此器件区中的一个或多个导电塞30。塞30在此器件中并非绝对必需，尤其是对于小面积的整流器件，只由保护环就足以与层22形成二极管。P掺杂区的杂质浓度约为E11～E14/cm²。然后在P掺杂区的表面中作第二次的BF₂注入，形成高的表面浓度(E12～E15/cm²)而形成良好的欧姆接触，然后由快速热退火激活BF₂。

其次如图8所示，显影光刻胶图案54来覆盖上述器件区外的区域，再如图9所示由腐蚀除去此器件中的场氧化层50。更如图10所示，除去光刻胶54，生长成厚5～50nm的栅氧化硅层56。然后于此栅氧化硅层56上淀积10～80nm厚的掺杂或不掺杂的多晶硅层58。至此，或是在以下图16所示的稍后工序中，进行砷的注入。之后在多晶硅层58上形成例如氮化硅构成的绝缘层60。

如图11A所示，再由化学汽相淀积法形成200～400nm厚的氧化硅层62，并于层62上形成光刻胶图案64。或者如图11B所示，注入砷或氩(剂量＝0.2～5.0E16/cm²；能量＝60～150KeV)促致其表面损伤以使氧化物腐蚀率在层62的顶面附近比底面附近快。之后形成如图11A所示的光刻胶图案64。

继而如图12A所示将氧化物层62各向同性腐蚀至氮化物层60，这样只留下在光刻胶图案64下的氧化物层62，而此氧化物层具有所指出的倾斜面。或用图11B中方法的改型，进行例如湿化学腐蚀之类的各向同性腐蚀，由于在多晶硅62的顶面附近有较快的腐蚀速率，因而在光刻胶64之下留剩的氧化物层具有直的侧边。然后如图13A或也可如图13B所示，由各向同性腐蚀除去暴露的氮化硅层60，进行第一次硼注入而形成P区66，这同共同未决美国申请序列No.09/544730中的方法相同。硼剂量约为1.5～5.5E12/cm²，能量为40～80KeV。P区66有助于确定沟道区和使上部的源/漏区(待形成中)与N外延层22分离开。

随后如图14A所示，除去光刻胶64，进行第二次硼注入，剂量为1.0～2.5E12/cm²，能量为20～60KeV，形成横向缓变的P型槽36。这些缓变的槽乃是离子通过具有图14A、14B所示的倾斜弯曲或倾斜平直表面的多晶硅62注入的结果。再如图15所示，于湿法氧化物腐蚀后继以各向异性多晶硅腐蚀除去多晶硅62，而暴露的多晶硅58则采用氮化硅层作为剩余的栅氧化层58的腐蚀剂掩模。

进而如图16所示，由选择腐蚀除去氮化物层60，并在剂量1.0～5.0E13/cm²和能量20～60KeV下注入砷，于P区66的表面中形成N掺杂源/漏区24。在上述剂量下，保护环28与塞区30中的砷表面浓度远低于原来的硼表面浓度。于是，砷的注入将不会对保护环或塞区中硼表面浓度有任何显著影响。但在必要时，可于砷注入前用另一光刻胶图案来覆盖保护环与塞区。然后用快速热退火来激活砷。要是希望有围绕多晶硅栅26的边缘的氧化物隔层，则可淀积5～35nm厚的氧化硅，然后由各向异性腐蚀从栅26的顶面除去氧化物，同时保持围绕栅26周边的氧化物。应用氧化物隔层是可选的因而可以略去。最后，如图4所示，于此器件的顶面与底面上形成了顶端电极32与底端电极34，在有必要时可用快速热退火形成良好的欧姆接触。电极最好由Ti，TiN，Ni，Ag，Au，Cu，Al或两种或是两种以上这些材料的组合制成。

本发明的功率整流器件采用在沟道区与下面源/漏区之间的横向缓变P-N结改进了器件的工作参数，并可以用常规的半导体工序快速制成，这些工序包括：光刻胶掩蔽、等离子体腐蚀以及离子注入以形成保护环、导电塞、源/漏区、缓变沟道区与覆盖在器件沟道区上的的栅电极。应用倾斜的离子注入掩模可不需用于精确区分注入的杂质浓度的隔层而得以制成较短的沟道。能够实现表面杂质浓度峰值的精密控制；而硼的体分布的改进减少了任何寄生的JFET作用。

尽管本发明已参考具体的实施例作了说明，但这种描述是用于例示本发明而并非用来限制本发明。本领域技术人员能够作出种种改型与应用而不会脱离后附权利要求书所限定的本发明的实际精神与范围。